[VHDL编程] vhdl

说明：数字信号处理的FPGA实现全部源代码，很好的资料-Digital signal processing FPGA realizing all the source code, and the very good material
<林卓胜> 在 2025-03-04 上传 | 大小：296kb | 下载：0

[VHDL编程] verilog

说明：数字信号除了的FPGA实现的Verilog源代码，之前发过一份是VHDL，各有所需吧，需要的看看吧-Digital signal in addition to the realization of the FPGA Verilog source code, send before a is VHDL, each have need it, need to look at it
<林卓胜> 在 2025-03-04 上传 | 大小：319kb | 下载：0

[VHDL编程] clock

说明：verilog写的时钟程序，带有校时和闹铃功能-clock program written with verilog
<iweimo> 在 2025-03-04 上传 | 大小：2kb | 下载：0

[VHDL编程] water_led_design

说明：一个项目吧，但是结构很完整，基本上都是必须的部分了，虽说只是流水灯-A project, but the structure is complete and basically essential part, although only light water
<磨国钰> 在 2025-03-04 上传 | 大小：42kb | 下载：0

[VHDL编程] synchronism_design

说明：fpga中往往会遇到跨时钟，或者异步时钟，这就需要涉及到时钟的同步问题。-often will be in the fpga experience across clock or asynchronous clock, which relates to clock synchronization issues
<磨国钰> 在 2025-03-04 上传 | 大小：61kb | 下载：0

[VHDL编程] edge_tech_design

说明：verilog的边沿检测技术，在fpga信号处理中应用相当的大,这也是一门艺术-the the verilog edge detection technology, in fpga signal processing is quite large, and this is an art
<磨国钰> 在 2025-03-04 上传 | 大小：37kb | 下载：0

[VHDL编程] uart_fifo_design

说明：关于uart PC调试的FIFo 通信设计，经过n次设计 1024 无数次发送没出现bug-On the uart PC debug FIFO communication design, designed after n times of 1024 numerous times to send no bug
<磨国钰> 在 2025-03-04 上传 | 大小：179kb | 下载：0

[VHDL编程] PS2

说明：PS2程序——键盘发送一个按键 通过寄存器将其ASCI编码转换成十六进制 在数码管上显示----本人已在LYC FREE EDA开发板上验证通过-PS2 program-the keyboard to send a button through the register will be the ASCI coding convert hex in digital tube display-I have in LYC FREE EDA d
<刘> 在 2025-03-04 上传 | 大小：346kb | 下载：0

[VHDL编程] FPGA_atel2_bin

说明：用FPGA和单片机实现的串口设计，有源码-FPGA and MCU serial design, source
<> 在 2025-03-04 上传 | 大小：59kb | 下载：0

[VHDL编程] FPGA_DDR-SDRAM

说明：FPGA对SDRAM的控制，有部分源码，-FPGA SDRAM control, part of the source,...
<> 在 2025-03-04 上传 | 大小：5.15mb | 下载：0

[VHDL编程] Logic-analyzer

说明：一个逻辑分析仪的开发源码，包括单片机FPGA的所有程序，以及硬件的原理图。-A logic analyzer source development, including single-chip FPGA All Programs, and hardware schematics
<> 在 2025-03-04 上传 | 大小：10.93mb | 下载：0

[VHDL编程] my_counter10_test2

说明：本程序是用vhdl语言来描写的10进制计数器-decimal counter
<yang> 在 2025-03-04 上传 | 大小：226kb | 下载：0