[VHDL编程] jianpansaomiao__verilog

说明：一个veriloghdl编写的键盘扫描程序-Veriloghdl the preparation of a keyboard scanner
<zhangzhenqi> 在 2024-11-17 上传 | 大小：717kb | 下载：0

[VHDL编程] ami_codes

说明：ami码编码，使用hdl语言编写，带有说明文档和测试代码-Coding ami, use hdl languages with documentation and test code
<聂样> 在 2024-11-17 上传 | 大小：449kb | 下载：0

[VHDL编程] all_digital_fm_receiver.tar

说明：全数字fM接受机包括，测试代码，说明文档，还有源代码-All-digital FM receivers, including, test code, documentation, and source code
<聂样> 在 2024-11-17 上传 | 大小：654kb | 下载：0

[VHDL编程] design

说明：华大机顶盒源码，包括所有源代码，还有详细的说明文档，不可多得实际工程，现已流片生产-Mandarin source set-top boxes, including all source code, as well as detailed documentation, rare practical engineering, is now streaming film production
<聂样> 在 2024-11-17 上传 | 大小：409kb | 下载：0

[VHDL编程] ldpc_decoder_802_3an

说明：802.3an ldpc码编码、译码设计，使用VERILOG hdl语言编写，包括测试代码，-802.3an ldpc code encoding, decoding the design, use of language VERILOG hdl, including test code,
<聂样> 在 2024-11-17 上传 | 大小：770kb | 下载：0

[VHDL编程] 8b_10b

说明： vhdl编写，8b—10b 编解码器设计 Encoder: 8b/10b Encoder (file: 8b10b_enc.vhd) Synchronous clocked inputs (latched on each clock rising edge) 8-bit parallel unencoded data input KI input selects data or contro
<聂样> 在 2024-11-17 上传 | 大小：71kb | 下载：0

[VHDL编程] experiment2_dsp_software_design

说明：實習目的 本實驗將練習如何運用 DSP EVM 產生弦波。使學生能夠加深瞭解 TMS320C6701 EVM 發展系統的基本操作，及一些周邊的運作。 藉由產生弦波的實驗，學習如何使用硬體及軟體。在軟體部份，使 用 Code Composer Studio（CCS） ，包含 C 編輯器、連接器（linker）和 TI 所提供的C源始碼偵錯器（debugger） 。在硬體部份包括TMS320C67 的 浮點 DS
<宋涛> 在 2024-11-17 上传 | 大小：50kb | 下载：0

[VHDL编程] three_division_VHDL_programe

说明：根据上面思想写的三分频程序,1/3和50％占空比的程序.-According to the above one-third the frequency of thinking of writing procedures, 1/3 and 50 duty cycle procedures.
<宋涛> 在 2024-11-17 上传 | 大小：3kb | 下载：0

[VHDL编程] digital_clock

说明：用veriolg写的数字钟实验，具有定点报时，闰年判断，年月日显示，下载平台为spantan3s400。有详细注解。适合verilog学习-Written by veriolg digital clock experiments with fixed time, to determine leap year, date display, download platform spantan3s400. Have a detailed an
<屠宁杰> 在 2024-11-17 上传 | 大小：1.13mb | 下载：0

[VHDL编程] divider

说明：此代码用于实现基2的SRT除法器设计，可以实现400MHz以上的32位定点无符号数除法器（除数、被除数和余数均由16位整数和16位小数组成，商由32位整数和16位小数构成,包括源代码和测试文件，可以直接仿真。-This code used to realize the base 2 SRT divider design, you can realize more than 400MHz unsigned 32-bit fixed-poi
<朱秋玲> 在 2024-11-17 上传 | 大小：2kb | 下载：1

[VHDL编程] VHDL

说明：VHDL 设计中电路简化问题的探讨 word文件-VHDL design of the circuit to simplify the problem of word document
<王分> 在 2024-11-17 上传 | 大小：7kb | 下载：0

[VHDL编程] ds18b20vddl

说明：传感器ds18b20 与 FPGA 通信 实现方式-Sensor DS18B20 way communication with the FPGA
<石平政> 在 2024-11-17 上传 | 大小：1kb | 下载：0