[VHDL编程] FullAdder_4

说明：这是一个4位全加器，用一个1位半价做的一位全加，然后做成的四位半加。-This is a 4-bit full adder, a half-price with a make a full-adder, and then made four half adder.
<catalina> 在 2024-11-17 上传 | 大小：95kb | 下载：0

[VHDL编程] DE2_i2sound

说明：Verilog代码，适合于初学者进行学习，是基于DE2平台的代码。-Verilog code, suitable for beginners to learn, is based on the DE2 platform code.
<wang> 在 2024-11-17 上传 | 大小：29kb | 下载：0

[VHDL编程] DE2_Top

说明：Verilog代码，适合于初学者进行学习，是基于DE2平台的代码。-Verilog code, suitable for beginners to learn, is based on the DE2 platform code.
<wang> 在 2024-11-17 上传 | 大小：21kb | 下载：0

[VHDL编程] traffic

说明：Verilog hdl开发的交通灯完整实例，是初学者学习fpga的典型例子-Verilog hdl developed a complete example of traffic lights is a beginner to learn a classic example of FPGA
<heilongjiang > 在 2024-11-17 上传 | 大小：356kb | 下载：0

[VHDL编程] DE2_NIOS_HOST_MOUSE_VGA

说明：Verilog代码，适合于初学者进行学习，是基于DE2平台的代码。-Verilog code, suitable for beginners to learn, is based on the DE2 platform code.
<wang> 在 2024-11-17 上传 | 大小：11kb | 下载：0

[VHDL编程] DE2_NIOS_DEVICE_LED

说明：Verilog代码，适合于初学者进行学习，是基于DE2平台的代码。-Verilog code, suitable for beginners to learn, is based on the DE2 platform code.
<wang> 在 2024-11-17 上传 | 大小：19kb | 下载：0

[VHDL编程] DE2_SD_Card_Audio

说明：Verilog代码，适合于初学者进行学习，是基于DE2平台的代码。-Verilog code, suitable for beginners to learn, is based on the DE2 platform code.
<wang> 在 2024-11-17 上传 | 大小：8kb | 下载：0

[VHDL编程] vr_fifo

说明：可预取的fifo 的fpga 设计代码，满足异步时钟的操作-Can prefetch the fifo of the FPGA design code, to meet the asynchronous clock operation
<yy> 在 2024-11-17 上传 | 大小：560kb | 下载：0

[VHDL编程] verilog_golden_reference_manual(CH)

说明：周立功提供的verilog的黄金参考指南，深入浅出，对新手入门和高手进阶都非常有帮助，值得一读！-Ligong week provided a golden Verilog reference guide in layman
<廖俊峰> 在 2024-11-17 上传 | 大小：458kb | 下载：0

[VHDL编程] gpio

说明：这是一个通用可编程接口的Verilog代码，可以设置触发条件，设置为电平方式、边沿方式。可以屏蔽不用的口。-This is a general programmable interface Verilog code, you can set a trigger condition is set to level the way the edge of the way. Can not shield the mouth.
<kristing> 在 2024-11-17 上传 | 大小：9kb | 下载：0

[VHDL编程] 8259

说明：这是一个中断控制器的IP，功能很全，可以直接使用，类似于INTEL的8259，作为中断扩展。-This is an interrupt controller of the IP, is the whole function can be used directly, similar to INTEL in 8259, as extended interruption.
<kristing> 在 2024-11-17 上传 | 大小：2kb | 下载：0

[VHDL编程] szz

说明：是EDA设计的数字钟的VHDL语言程序，可用Max+Plus2进行编译，仿真并下载到芯片中。-EDA design is the VHDL language digital clock program that can be used Max+ Plus2 compile, simulation and downloaded to the chip.
<leo> 在 2024-11-17 上传 | 大小：2kb | 下载：0