[VHDL编程] dds

说明：采用dds技术实现信号源，可产生正弦载波，载波幅度和频率均可调整。-Dds source technology used, can produce a sinusoidal carrier, the carrier amplitude and frequency can be adjusted.
<林竹> 在 2025-03-15 上传 | 大小：294kb | 下载：0

[VHDL编程] SPI_Master

说明：verilog HDL 语言描述的8位并行转SPI程序-verilog HDL language descr iption of the 8-bit parallel transfer SPI program
<> 在 2025-03-15 上传 | 大小：1kb | 下载：0

[VHDL编程] modelsim6.2b

说明：使用Modelsim进行仿真，包括前仿真，与后仿真，使用Quartus 调用Modelsim进行仿真-Using Modelsim simulation, including the former emulation, and after the simulation, the simulation using Quartus call Modelsim
<lifeng> 在 2025-03-15 上传 | 大小：846kb | 下载：0

[VHDL编程] Verilog-tutorials

说明：Verilog HDL语言的高级教程，上百页PPT，英文，很实用~建议有一定英语基础的看一下-verilog HDL language advanced tutorials, hundreds of pages, in English, very practical-
<王程序> 在 2025-03-15 上传 | 大小：229kb | 下载：0

[VHDL编程] vga_vhdl

说明：基于VHDL语言编写VGA时序发生模块，很精简-Based on VHDL language VGA timing generation module, very concise
<王程序> 在 2025-03-15 上传 | 大小：1kb | 下载：0

[VHDL编程] Verilog_integer_reg

说明：深入探讨verilog中integer与reg两者的区别，从综合与实现的角度介绍-Depth in the integer and reg verilog difference between the two, from the point of introduction and implementation of comprehensive
<王程序> 在 2025-03-15 上传 | 大小：149kb | 下载：0

[VHDL编程] ISE_WARNING_ERROR

说明：ISE软件中出现的WARNING和ERROR介绍以及解决方法，很详细-ISE software, WARNING and ERROR appear and the solution described in great detail
<王程序> 在 2025-03-15 上传 | 大小：77kb | 下载：0

[VHDL编程] debugging-of-FPGA

说明：以ISE为例，介绍FPGA的高级调试技术，中文，适合具有一定基础的-The ISE as an example, advanced debugging of FPGA technology, Chinese, has a certain foundation for
<王程序> 在 2025-03-15 上传 | 大小：2.31mb | 下载：0

[VHDL编程] convert

说明：convert PicoBlaze instuctions to altera memory file
<Dima> 在 2025-03-15 上传 | 大小：15kb | 下载：0

[VHDL编程] error-detection-device

说明：使用Verilog语言编程，在Quartus ii 上实现的误码检测装置，并通过单片机将误码结果显示在LCD上。本代码具有一定的工程实践价值。-Using the Verilog language programming, implemented on the Quartus ii error detection device, and the result of errors by the microcontroller on the
<biyuming> 在 2025-03-15 上传 | 大小：1.81mb | 下载：0

[VHDL编程] fujie_78

说明：利用Quartus ii实现的两路数据按位复分接，使用Verilog语言编程。两路数据码率都同为78Kb/s,复接后的合路速率为156Kb/s,加帧头后的速率变为160Kb/s.分接端为上述流程的逆过程。-Implemented using Quartus ii two-bit multiplexed data by tapping, using Verilog language programming. Two-way data ra
<biyuming> 在 2025-03-15 上传 | 大小：7.01mb | 下载：0

[VHDL编程] convert

说明：Program that convert verilog-file of Xilinx FPGA to PicoBlaze instactions-Program that convert verilog-file of Xilinx FPGA to PicoBlaze instactions
<Dima> 在 2025-03-15 上传 | 大小：13kb | 下载：0