[VHDL编程] FLASH_WR

说明：本文件为用Verilog写的FLASH S29AL032D读和擦除的驱动时序，对刚学习Verilog的同学有一定帮助，已在DE2开发板上验证。-This document is written in Verilog FLASH S29AL032D read and erase the drive timing of the students just learning Verilog will definitely help, has
<刘春雪> 在 2025-03-19 上传 | 大小：1kb | 下载：0

[VHDL编程] 16f628a-PWM-controller

说明：PWM controller with LCD display. With the possibility of changing the frequency and pulse width.
<Martin Serbezov> 在 2025-03-19 上传 | 大小：1kb | 下载：0

[VHDL编程] plx_read_wr.cpp

说明：plx sdk 开发的读取下写 PLX 9054的代码 -plx sdk development of reading the code to write PLX 9054
<毕亮> 在 2025-03-19 上传 | 大小：2kb | 下载：0

[VHDL编程] adder4_1

说明：基于VHDL的四位加法器，运行环境quartus-VHDL-based four adder, operating environment quartusII
<jiayanqing> 在 2025-03-19 上传 | 大小：92kb | 下载：0

[VHDL编程] shift8

说明：基于VHDL的八位移位寄存器，实现移位功能-VHDL-based eight shift register, the shift function to achieve
<jiayanqing> 在 2025-03-19 上传 | 大小：155kb | 下载：0

[VHDL编程] shuzizhong

说明：用VHDL实现数字钟的设计，可显示时分秒，并可调-Digital clock with VHDL design, you can display minutes and seconds, and adjustable
<jiayanqing> 在 2025-03-19 上传 | 大小：1001kb | 下载：0

[VHDL编程] yimaqi

说明：用VHDL实现3-8线译码器的功能，即74HC138-3-8 lines with the VHDL implementation of the decoder function, which 74HC138
<jiayanqing> 在 2025-03-19 上传 | 大小：142kb | 下载：0

[VHDL编程] I2C

说明：实现fpga与从及设备的数据交换,采用的是erilog语言，有仿真图-fpga i2c
<吕锦浩> 在 2025-03-19 上传 | 大小：1.56mb | 下载：0

[VHDL编程] verilogled7

说明：基于epm240的学习文件，这个程序是关于七段数码管的学习程序-Learning based epm240 files, this program is about seven-segment of the learning process
<莫然> 在 2025-03-19 上传 | 大小：49kb | 下载：0

[VHDL编程] CRC

说明：循环冗余校验码的VERIOLOG源程序，已经编译通过了，可以直接使用了-Cyclic redundancy check code VERIOLOG source code has been compiled by, you can directly use
<莫然> 在 2025-03-19 上传 | 大小：266kb | 下载：0

[VHDL编程] High-speed-digital-correlator

说明：16位高速数字相关器的VERIOLOG程序，已经编译通过了，可以使用-16-bit high-speed digital correlator VERIOLOG program has been compiled by, you can use
<莫然> 在 2025-03-19 上传 | 大小：3kb | 下载：1

[VHDL编程] Multifunction-digital-clock

说明：这是多功能数字钟的Verilog源程序，此程序已经编译通过，可以使用-This is a multi-functional digital clock in Verilog source code, this program has been compiled by, you can use
<莫然> 在 2025-03-19 上传 | 大小：482kb | 下载：0