[VHDL编程] odd_div

说明：利用Verilog实现奇术次分频，这里只举了一个例子，但任意奇数次分频均可以用该原理实现。-Patients achieving the odd times using Verilog frequency, just to cite one example, but any odd frequency can be achieved with the principle.
<吴平> 在 2025-03-19 上传 | 大小：336kb | 下载：1

[VHDL编程] SDRAM_TEST

说明：SDRAM控制代码，已经在开发板上测试通过。-SDRAM control code has been tested on the development board.
<吴平> 在 2025-03-19 上传 | 大小：17kb | 下载：0

[VHDL编程] sw_led

说明：用Verilog代码编写，利用拨码开关控制led灯的显示，-Written in Verilog code using the DIP switches control led light display,
<吴平> 在 2025-03-19 上传 | 大小：1.57mb | 下载：0

[VHDL编程] uart_T01

说明：用Verilog代码编写，实现串口发送通讯。-Written in Verilog code, the serial port to send communications to achieve.
<吴平> 在 2025-03-19 上传 | 大小：914kb | 下载：0

[VHDL编程] test8

说明：这是一个Verilog编写的VGA驱动程序，该程序在FPGA开发板上运行后，能在VGA显示上显示一个行走人的动画-This is a VGA driver in Verilog, the program running in the FPGA development board can display a person s walking animation on a VGA display。
<徐超> 在 2025-03-19 上传 | 大小：1.87mb | 下载：0

[VHDL编程] ALU

说明：This interface os Arifmetical Logic Unit of Central Processor Unit.-This is interface os Arifmetical Logic Unit of Central Processor Unit.
<Makc> 在 2025-03-19 上传 | 大小：281kb | 下载：0

[VHDL编程] my_ram_change

说明：该文档实现了向BRAM中写入数据。1024个为一组，前1000个存1，后24个存0.共存入100组。-This document implements write data to the BRAM. 1024 as a group, the first 1000 deposit 1, deposit after 24 0 100 group were deposited.
<strong> 在 2025-03-19 上传 | 大小：5.21mb | 下载：0

[VHDL编程] VLIB_LE_FE_ZE

说明：LE, FE and ZE libraries for Active-HDL.
<Makc> 在 2025-03-19 上传 | 大小：100kb | 下载：0

[VHDL编程] timing

说明：对输入CPLD/FPGA特定口的前后两个脉冲间隔进行计数并输出-timing for the break of 2 impulses into the certain input of CPLD/FPGA and output
<孙穹> 在 2025-03-19 上传 | 大小：33kb | 下载：0

[VHDL编程] FFT-FPGA

说明：VHDL编写的FPGA中实现快速傅里叶变换，程序完成，适合入门后进行练手用。-Written in the FPGA VHDL fast Fourier transform process is completed, after the training for entry-hand.
<> 在 2025-03-19 上传 | 大小：597kb | 下载：0

[VHDL编程] FPG_examples

说明：FPGA从零开始(很经典的范例)，程序完整简洁，适合入门学习。-FPGA from scratch (classic example), complete simple procedures for getting started.
<> 在 2025-03-19 上传 | 大小：11.65mb | 下载：0

[VHDL编程] yingwenzimuxianshi

说明：显示0到F的十六进制数码管显示，数码管动态显示-Show 0 to F hexadecimal digital pipe display
<涛涛> 在 2025-03-19 上传 | 大小：51kb | 下载：0