[VHDL编程] multiplyingunit

说明：其乘法器原理是：乘法通过逐项移位相加原理来实现，从被乘数的最低位开始，若为1，则乘数左移后与上一次的和相加；若为0，左移后以全零相加，直至被乘数的最高位-Its multiplier principle is: the sum of multiplication through each shift principle to achieve, from the lowest bit multiplicand to start, if 1
<张华> 在 2025-03-20 上传 | 大小：134kb | 下载：0

[VHDL编程] FPGAshixianxiangweichuli

说明：有ＰＦＧＡ实现相位的测量，解决一些电路问题-Implementation phase has PFGA measurement circuit to solve some problem
<谢名伟> 在 2025-03-20 上传 | 大小：134kb | 下载：0

[VHDL编程] rondom

说明：文章里介绍了移位序列发生器的原理及建立的模型，附有相关的vhdl程序-random vhdl
<王英超> 在 2025-03-20 上传 | 大小：134kb | 下载：0

[VHDL编程] first

说明：verilog　初学者原代码，万事开头难，ＣＰＬＤ也如此，第一个成功的代码测试往往后续学习的信心。需要的朋友请进-beginners verilog source code, everything is hard in the beginning, CPLD is also the case, the first successful test of the code is often the confidence of the fol
<keny> 在 2025-03-20 上传 | 大小：134kb | 下载：0

[VHDL编程] collude

说明：这是串转并的程序，能够张串行的数据，变成并行的数据-This is the string and the procedure to be able to Zhang serial data into parallel data
<梁永安> 在 2025-03-20 上传 | 大小：134kb | 下载：0

[VHDL编程] jiaotongdeng

说明：关于交通灯的VERILOG程序设计，基于FPGA的交通等硬件电路设计-BASED ON FPGA
<熊淑芬> 在 2025-03-20 上传 | 大小：134kb | 下载：0

[VHDL编程] simpleFIFO

说明：FIFO的VHDL程序,硬件描述语言源码-FIFO process of VHDL hardware descr iption language source code
< 陳皇仁> 在 2025-03-20 上传 | 大小：134kb | 下载：0

[VHDL编程] veriloglanguagemanual

说明：verilog language manual
<刘先生> 在 2025-03-20 上传 | 大小：134kb | 下载：0

[VHDL编程] fulladder

说明：single bit full adder
<law> 在 2025-03-20 上传 | 大小：134kb | 下载：0

[VHDL编程] aes_core_latest-1.tar

说明：Simple AES (Rijndael) balance implementation and trade off size and performance-Simple AES (Rijndael) balance implementation and trade off size and performance
<FPGACore> 在 2025-03-20 上传 | 大小：134kb | 下载：0

[VHDL编程] display_with_dia

说明：本实验仪提供了6 位8段码LED显示电路，学生只要按地址输出相应数据，就可以实现对显示器的控制。显示共有6位，用动态方式显示。8位段码、6位位码是由两片74LS374输出。位码经MC1413或ULN2003倒相驱动后，选择相应显示位。 本实验仪中 8位段码输出地址为0X004H，位码输出地址为0X002H。此处X是由KEY/LED CS 决定，参见地址译码。 做键盘和LED实验时，需将KEY/LED CS 接到相应的地址译码上。
<yangxiao> 在 2025-03-20 上传 | 大小：134kb | 下载：0

[VHDL编程] Verilog_examples

说明：强大丰富的Verilog实例资料，内含大量简单实用的Verilog源代码，带你快速入门！-Verilog examples of powerful data-rich, containing a large number of simple and practical Verilog source code with you a quick start!
<lyh> 在 2025-03-20 上传 | 大小：134kb | 下载：0