[VHDL编程] tems

说明：基于FPGA的高速声信号采集存储系统FPGA-based high-speed acoustic signal acquisition and storage systems-FPGA-based high-speed acoustic signal acquisition and storage systems
<qq> 在 2025-03-21 上传 | 大小：519kb | 下载：0

[VHDL编程] Multirate-Filter-FPGAs-Using-MATLAB

说明：fpga无线通信多率滤波器设计-fpga design about multi-rate filter about wireless communication
<hut> 在 2025-03-21 上传 | 大小：184kb | 下载：0

[VHDL编程] I2C_register

说明：ov7670的寄存器赋初值文件，用verilogHDL编写，设定为rgb格式，640*480大小。-ov7670 register initial value file, with verilogHDL write, set to rgb format, 640* 480 size.
<> 在 2025-03-21 上传 | 大小：3kb | 下载：0

[VHDL编程] water

说明：一个verilog编写的流水灯例程，包含整个工程及下载文件-Written in a light water verilog routines, including the entire project and download the file
<> 在 2025-03-21 上传 | 大小：156kb | 下载：0

[VHDL编程] VGA_Controller

说明：vga的行场信号驱动，由verilog编写，需提供25M的时钟驱动，为640*480的大小。-vga signal field lines driven by the verilog writing, must provide the 25M clock drive, the size of 640* 480.
<> 在 2025-03-21 上传 | 大小：1kb | 下载：0

[VHDL编程] advanced_fpga_qinghua

说明：FPGA设计高级进阶(清华大学电子工程系)-Advance FPGA design
<liyy> 在 2025-03-21 上传 | 大小：1mb | 下载：0

[VHDL编程] or1200

说明：片上系统设计思想与源代码分析光盘；片上系统设计思想与源代码分析光盘-SOC design source for or1200
<liyy> 在 2025-03-21 上传 | 大小：4.12mb | 下载：1

[VHDL编程] FPGA-of-Neural-Networks

说明：神经网络的FPGA实现，注意是英文的； 神经网络的FPGA实现，注意是英文的；-FPGA IMPLEMENTATIONS OF NEURAL NETWORKS
<liyy> 在 2025-03-21 上传 | 大小：3.71mb | 下载：0

[VHDL编程] frequency-divider

说明：anything frequency divider-frequency divider
<wudongdong> 在 2025-03-21 上传 | 大小：1kb | 下载：0

[VHDL编程] alarm_counter

说明：闹钟系统的闹钟寄存器和时间计数器，有清零复位功能。-Alarm system, alarm clock and time counter register, a clear reset function.
<baoxianghui> 在 2025-03-21 上传 | 大小：4kb | 下载：0

[VHDL编程] 13-45

说明：本程序能够完成的功能是，自动或手动测温，读取配置寄存器，温度下限寄存器，温度上限寄存器，设定温度上限及下限，当温度到达预定的温度的时候报警。所有的读取操作都可以在数码管上显示。其中，温度的上限通过计算机用串口通信协议传输给FPGA内部寄存器然后按动开关写入。同时，本程序还驱动了一个直流电机，温度高的时候电机转速高，温度低的时候转速降低直至停转。数码管可以实时显示电机转速，2秒刷新一次。数码管的显示可以在显示的温度、寄存器值和直流电机转速
<Kimi> 在 2025-03-21 上传 | 大小：3.41mb | 下载：0

[VHDL编程] CRC16

说明：用于CRC16校验的Verilog程序源代码，喜欢的拿走-Uses in CRC16 the verification the Verilog procedure source code, likes taking away
<栾磊> 在 2025-03-21 上传 | 大小：3kb | 下载：0