[VHDL编程] FPGAexampledesign

说明：参加设计大赛时用的FPGA的例程，应该有很*价值-Participated in the design competition with the FPGA when the routine, there should be a great reference! ! !
<benben> 在 2025-03-17 上传 | 大小：12.04mb | 下载：0

[VHDL编程] ViterbiFPGA

说明：探讨了CDMA 数字移动通信中的差错控制问题, 研究用约束度K = 9 的卷积编码 和最大似然V iterbi 译码的差错控制方案. 在V iterbi 译码算法中, 提出了原位运算度量、保 存路径转移过程和循环存取幸存路径等方法, 能有效地减少存储量、降低功耗, 使得K = 9 的V iterbi 译码算法可在以单片XC4010 FPGA 为主的器件上实现, 其性能指标符合CD2 MA 数字移动通信IS 95 标准要求
<tsincons> 在 2025-03-17 上传 | 大小：358kb | 下载：0

[VHDL编程] Decoder_3_to_8

说明：Testbench to generate some stimulus and display the results for the 3-to-8 decoder module
<Mohsen> 在 2025-03-17 上传 | 大小：3kb | 下载：0

[VHDL编程] Mux_16to1

说明：Structural of a 16 to 1 MUX (Sixteen 1-bit inputs) that is built * using two 8-to-1 muxes that feed a 2-to-1 mux
<Mohsen> 在 2025-03-17 上传 | 大小：9kb | 下载：0

[VHDL编程] VHDL_Tutorial

说明：Training VHDL code document
<Mohsen> 在 2025-03-17 上传 | 大小：608kb | 下载：0

[VHDL编程] Ver-chap4

说明：verilog training code document
<Mohsen> 在 2025-03-17 上传 | 大小：38kb | 下载：0

[VHDL编程] PerfectTiming

说明：完美时序，含中英文两个版本！这应该是FPGA时序分析方面最经典最权威的书了，相信会对FPGA爱好者有很大用处！-Perfect timing, with two versions in English! This should be the most classic FPGA timing analysis the most authoritative book, that would be very useful FPGA lover
<benben> 在 2025-03-17 上传 | 大小：5.39mb | 下载：0

[VHDL编程] dll

说明：在传输数字信号的时候，需要时钟定时，本程序可以从数据中恢复出时钟-In the transmission of digital signals, the need for clock timing, the program can recover a clock from the data
<张伟> 在 2025-03-17 上传 | 大小：1kb | 下载：0

[VHDL编程] ISAFPGA

说明：一种基于ISA总线的FPGA在线配置方法-A FPGA-based ISA bus line configuration
<王蒙> 在 2025-03-17 上传 | 大小：147kb | 下载：0

[VHDL编程] S3EStarter_ug230

说明：code VHDL for VGA display
<quang> 在 2025-03-17 上传 | 大小：6.89mb | 下载：0

[VHDL编程] yt7132_clock

说明：用VHDL语言编写的12/24小时时钟，利用EDA系统软件QuartusII环境下基于FPGA/CPLD的数字系统设计方法-VHDL language with the 12/24 hour clock, the use of EDA software QuartusII environment based on FPGA/CPLD design of digital system
<Cherry> 在 2025-03-17 上传 | 大小：2.01mb | 下载：0

[VHDL编程] WaveGenerate

说明：压缩包里面好友一个word文件，文件介绍了用VHDL语言设计波形发生器-pacage have a word file,introduce the methed to generate wave
<dupan> 在 2025-03-17 上传 | 大小：10kb | 下载：0