[VHDL编程] segdisp

说明：数码管显示有片选 模块 四输入，与其他模块相连即可使用-digital film of the election showed that four input modules, and other modules can be linked to the use of
<york> 在 2025-01-11 上传 | 大小：1kb | 下载：0

[VHDL编程] usb_funct[1].tar

说明：usb2.0的IP核，可在QuartusII或MaxPlusII环境下实现编译和生成ip核-usb2.0 IP nuclear, QuartusII or the environment under MaxPlusII compile and generate nuclear ip
<刘洋> 在 2025-01-11 上传 | 大小：177kb | 下载：1

[VHDL编程] sobel

说明：这是本人自己编写的可用于256*256大小的图像进行sobel边缘检测的vhd文件，可在QuartusII或MaxplisII下综合和仿真，并在FPGA上测试过。可以进行修改支持其他大小图像的sobel边缘检测，同时还可以实现其它的图像模块化处理算法，例如高斯滤波，平滑等。-this is my own preparation for the 256* 256 size of the image segmentation Edge De
<刘洋> 在 2025-01-11 上传 | 大小：3kb | 下载：2

[VHDL编程] I2C_source

说明：用VHDL写的I2C源程序，欢迎有需要的来下载-with I2C write VHDL source files, welcomed the need to download
<磊> 在 2025-01-11 上传 | 大小：207kb | 下载：0

[VHDL编程] UART_source

说明：
<磊> 在 2025-01-11 上传 | 大小：22kb | 下载：0

[VHDL编程] bijiaoqi

说明：应用vhdl语言进行加法器的设计，比较器的设计，随着vhdl语言的应用越来越广泛，其重要性也更加明确。希望对大家有所帮助。-application vhdl language adder design, compared with the design, With vhdl language widely used, the importance of which was more explicit. We want to help.
<李里> 在 2025-01-11 上传 | 大小：3kb | 下载：0

[VHDL编程] ram

说明：本原代码中利用VHDL语言编写了RAM、FIFO、ROM等常用的存储和缓冲部件，完全的代码在ALTERA的FPGA上已经通过仿真测试，保证可用.-primitive code using VHDL prepared RAM, FIFO, ROM, and other commonly used storage and buffer components, complete code in the Altera FPGA simulati
<nick> 在 2025-01-11 上传 | 大小：2kb | 下载：0

[VHDL编程] chap5

说明：《Verilog HDL 程序设计教程》2-"Verilog HDL Design Guide," 2
<hutian> 在 2025-01-11 上传 | 大小：5kb | 下载：0

[VHDL编程] chap6

说明：《Verilog HDL 程序设计教程》3-"Verilog HDL Design Guide" 3
<hutian> 在 2025-01-11 上传 | 大小：2kb | 下载：0

[VHDL编程] chap7

说明：《Verilog HDL 程序设计教程》4-"Verilog HDL Design Guide" 4
<hutian> 在 2025-01-11 上传 | 大小：4kb | 下载：0

[VHDL编程] chap8

说明：《Verilog HDL 程序设计教程》5-"Verilog HDL Design Guide" 5
<hutian> 在 2025-01-11 上传 | 大小：4kb | 下载：0

[VHDL编程] chap9

说明：《Verilog HDL 程序设计教程》6-"Verilog HDL Design Guide" 6
<hutian> 在 2025-01-11 上传 | 大小：7kb | 下载：0