[VHDL编程] qts_qii55002

说明：ALTERA on chip fifo. this document is from altera. good resouce
<李林> 在 2025-03-04 上传 | 大小：132kb | 下载：0

[VHDL编程] ethernet_controller_Verilog

说明：以太网控制器源码，verilog语言,包含MAC、MII接口-Ethernet controller ,include MAC and MII interfaces ,by verilog
<CL> 在 2025-03-04 上传 | 大小：70kb | 下载：0

[VHDL编程] The_Verilog_PLI_Handbook

说明：PLI提供verilog模擬上介於軟體和硬體描述語言的溝通工具-The PLI provides a means for both hardware designers and software engineers to interface their own programs to commercial Verilog simulators.
<harry> 在 2025-03-04 上传 | 大小：23.63mb | 下载：0

[VHDL编程] digitaldesign_Part3

说明：Digital design course material Part 3/4
<Amar> 在 2025-03-04 上传 | 大小：180kb | 下载：0

[VHDL编程] FPGA_Architecture

说明：FPGA Architecture Power point presentation
<Amar> 在 2025-03-04 上传 | 大小：626kb | 下载：0

[VHDL编程] xilinx_flow

说明：Xilinx Flow Power point Presentation
<Amar> 在 2025-03-04 上传 | 大小：1.97mb | 下载：0

[VHDL编程] 4x4_bits_Booth_Algorithm

说明：Verilog写的booth算法，是微机原理的基本算法，对Verilog的入门有帮助，包含代码和报告-Booth algorithm written in Verilog is the basic principle of computer algorithms, Verilog entry helpful, the report contains the code and
<lai> 在 2025-03-04 上传 | 大小：3kb | 下载：0

[VHDL编程] 10bit_Booth_algorithm

说明：10位加法器，booth算法对学习computer architecture有帮助-10-bit adder, booth algorithm is useful for learning computer architecture
<lai> 在 2025-03-04 上传 | 大小：2kb | 下载：0

[VHDL编程] booth4

说明：4位的booth算法加法器，对计算机组成原理的学习有帮助，verilog语言编写-4-bit adder booth algorithm, the learning of computer organization help, verilog language
<lai> 在 2025-03-04 上传 | 大小：2kb | 下载：0

[VHDL编程] LCD_SCREEN

说明：利用了状态机的53种状态太分别描述LCD显示频的初始化、显示字符串“OK!”的时序图中的详细过程-Use of 53 states of state machine LCD display is too describe the frequency initialized, the string " OK!" The timing diagram of the detailed process
<wulei> 在 2025-03-04 上传 | 大小：2kb | 下载：0

[VHDL编程] 74hc4017

说明：实现的是扭环形十进制计数器，用verilog HDL 语言，在Actel公司提供的LiberoFPGA开发环境下实现，代码经过验证，可在ModelSim中仿真 -Ring is twisted to achieve a decimal counter, using verilog HDL language, Actel offers the LiberoFPGA development environment, the code is
<kmao> 在 2025-03-04 上传 | 大小：473kb | 下载：0

[VHDL编程] ROM

说明：本代码实现的是生成随机数的verilog 代码。可在ModelSim中仿真-The code is the verilog code to generate random numbers. In the simulation in the ModelSim
<kmao> 在 2025-03-04 上传 | 大小：1kb | 下载：0