资源列表

« 1 2 ... .63 .64 .65 .66 .67 1468.69 .70 .71 .72 .73 ... 4311 »

[VHDL编程cic_decimator

说明:system generator 环境中构造cic数字滤波器 抽取-construct cic digital filter extraction system generator environment
<qx> 在 2025-03-04 上传 | 大小:13kb | 下载:0

[VHDL编程qpsk_system

说明:system generator 环境中构造qpsk通信系统仿真-paparazzi the qpsk communication system simulation system. generator environment
<qx> 在 2025-03-04 上传 | 大小:23kb | 下载:0

[VHDL编程AM2901

说明:16为的AM2901的VHDL实现,是一个简单的vhdl实现代码-16-bits AM2901
<吴浩> 在 2025-03-04 上传 | 大小:2kb | 下载:0

[VHDL编程verilog2

说明:Learning Verilog Chinese Version Part 2
<VIJAY> 在 2025-03-04 上传 | 大小:185kb | 下载:0

[VHDL编程verilog3

说明:Learning Verilog Chinese Version Part 3
<VIJAY> 在 2025-03-04 上传 | 大小:105kb | 下载:0

[VHDL编程verilog4

说明:Learning Verilog Chinese Version Part 4
<VIJAY> 在 2025-03-04 上传 | 大小:188kb | 下载:0

[VHDL编程verilog5

说明:Learning Verilog Chinese Version Part 5
<VIJAY> 在 2025-03-04 上传 | 大小:195kb | 下载:0

[VHDL编程verilog6

说明:Learning Verilog Chinese Version Part 6
<VIJAY> 在 2025-03-04 上传 | 大小:136kb | 下载:0

[VHDL编程verilog7

说明:Learning Verilog Chinese Version Part 7
<VIJAY> 在 2025-03-04 上传 | 大小:79kb | 下载:0

[VHDL编程verilog8

说明:Learning Verilog Chinese Version Part 8
<VIJAY> 在 2025-03-04 上传 | 大小:221kb | 下载:0

[VHDL编程verilog9

说明:Learning Verilog Chinese Version Part 9
<VIJAY> 在 2025-03-04 上传 | 大小:249kb | 下载:0

[VHDL编程mapper

说明:个人编写的wimax协议的映射部分程序,可以实现ask、bpsk、16qam和64qam四种调制功能,使用查表的方式实验,程序简单易懂!-Wimax protocol mapping part of the program was written by individuals, you can ask, BPSK, 16qam and 64qam four kinds of modulation functions, the use o
<master> 在 2025-03-04 上传 | 大小:239kb | 下载:0
« 1 2 ... .63 .64 .65 .66 .67 1468.69 .70 .71 .72 .73 ... 4311 »

源码中国 www.ymcn.org