[VHDL编程] HDMI

说明：
<ganzhhua> 在 2025-03-04 上传 | 大小：20mb | 下载：0

[VHDL编程] XAPP868

说明：E1/T1时钟提取和恢复源码 是xilinx的IP源码-E1/T1 clock recover code,it is xilinx s IP code
<ganzhhua> 在 2025-03-04 上传 | 大小：764kb | 下载：0

[VHDL编程] ethtoe1

说明：硕士论文 基于FPGA的Ethernet+over+E1接口芯片的设计与实现.pdf-master paper the design and implentation of Ethernet+over+E1
<ganzhhua> 在 2025-03-04 上传 | 大小：1.27mb | 下载：0

[VHDL编程] 34342342432

说明：基于FPGA的PCIE1接口设计与实现.pdf-the design and implmentation of PCI and E1 interface based on FPGA.
<ganzhhua> 在 2025-03-04 上传 | 大小：2.85mb | 下载：0

[VHDL编程] music

说明：蜂鸣器实现播放音乐，两个按键可选择播放，共三首音乐可选。Xilinx ISE 9.1环境下工程。-Buzzer for playing music, playing the two keys to select a total of three songs optional. Xilinx ISE 9.1 environment projects.
<李维> 在 2025-03-04 上传 | 大小：446kb | 下载：0

[VHDL编程] ADC0809

说明：基于VHDL语言，实现对ADC0809简单控制。ADC0809没有内部时钟，需外接10KHz~1290Hz的时钟信号，这里由FPGA的系统时钟（50MHz）经256分频得到clk1（195KHz）作为ADC0809转换工作时钟-Based on VHDL language, to achieve simple control of ADC0809. ADC0809 no internal clock, an external 10KHz
<李维> 在 2025-03-04 上传 | 大小：401kb | 下载：0

[VHDL编程] Array_implementation_in_VHDL

说明：This code to make Array implementation in VHDL.-This is code to make Array implementation in VHDL.
<Chander Shekhar> 在 2025-03-04 上传 | 大小：24kb | 下载：0

[VHDL编程] freqconv

说明：In digital signal processing, a digital down-converter (DDC) converts a digitized real signal centered at an intermediate frequency (IF) to a basebanded complex signal centered at zero frequency. In addition to downconve
<hyunjun.ahn> 在 2025-03-04 上传 | 大小：2kb | 下载：0

[VHDL编程] debounce_logic

说明：This HDL Module take input from any mechanical switch and give the stable output without glitches.
<Chander Shekhar> 在 2025-03-04 上传 | 大小：1kb | 下载：0

[VHDL编程] SPCfilte

说明：程控滤波器的设计文档，滤波芯片为ltc1068,程控放大器为ad603，采用FPGA产生DDS.-SPC filter design documents, ltc1068 chips for filtering, program-controlled amplifier for ad603, based on FPGA produce spurious.
<jack> 在 2025-03-04 上传 | 大小：329kb | 下载：0

[VHDL编程] Pipelined_CPU

说明：此程序是关于MIPS的RSIC架构的带有流水线功能的源码，对于RSIC_CPU的初学者在理解RSIC系统上有很大的帮助。-This program is about the RSIC architecture MIPS pipelined function with source code, for novices to understand the RSIC RSIC_CPU system is very helpful.
<> 在 2025-03-04 上传 | 大小：16kb | 下载：0

[VHDL编程] h264_baseline_dec_ip_core

说明：这是一个有关h264解码器的IP核源代码，内有对其内部各功能的整体说明。-This is a relevant h264 decoder IP core source code for its internal function within the overall descr iption.
<> 在 2025-03-04 上传 | 大小：678kb | 下载：0