搜索资源列表
c6_PLLsim
- 这个程序是matlab用来来对锁相环（PLL）进行仿真的，这样的选择基于多方面的考虑-This procedure is used Matlab to the phase-locked loop (PLL) simulation, This choice is based on a number of considerations
pll
- 关于锁相环的MATLAB的仿真程序，其中有详细的注释，希望它能能对你的能有所帮助-PLL on the MATLAB simulation program, including a detailed Notes hope it can be your right, can be helped
PLL
- 自己写的一个锁相环程序，希望对大家有所帮助
pll
- 仿真了锁相环工作到一定时间后达到锁定状态的过程，程序采用的是一阶RC低通滤波器即二阶一型环
PLL
- 锁相环控制，用的IC是AT89C2051，用P1口做控制，不知大家有没兴趣
PLL_theory_application
- 锁相环PLL原理及应用，请需要的朋友下载-PLL phase-locked loop principle and application, please download the Friend in need
ADF4001
- 基于ADF4001的锁相环程序，AVR GCC版本。所用单片机为ATMEGA16L-ADF4001 PLL-based procedures, AVR GCC version. Used ATMEGA16L singlechip
test_arm926
- ucos 在 arm9 芯片上的移植，内容包括： 1）初始启动的系统控制； 2）中断的拷贝； 3）锁相环的设置； 4) 堆栈的初始化； 5）ucos的移植 5i）任务切换的汇编代码； 5ii）时钟节拍的汇编代码； -uCOS ARM9 chip in the transplant, including: 1) the initial startup of system control 2) copies
slla120
- 锁相环是一种反馈电路，其作用是使得电路上的时钟和某一外部时钟的相位同步。PLL通过比较外部信号的相位和由压控晶振（VCXO）的相位来实现同步的，在比较的过程中，锁相环电路会不断根据外部信号的相位来调整本地晶振的时钟相位，直到两个信号的相位同步。-PLL is a feedback circuit, and its role is to make the clock circuit and a phase of external cloc
dds9851
- 本文主要介绍的是采用直接数字频率合成的短波信号发生器，它主要以微电脑控制部分、直接数字频率合成（DDS）部分、数字锁相环频率合成部分、背光液晶显示部分、功率放大部分等组成。该软件系统采用菜单形式进行操作，操作方便明了，增加了很多功能。它通过启动DDS后，把内存缓存区的数据送到DDS后输出相应的频率，并把数据转换为BCD码，送到液晶显示器进行显示。该系统输出稳定度、精度极高，适用于当代的尖端的通信系统和精密的高精度仪器。-This pap
PLL_FM
- 锁相环的 systemview 实现，主要是还有FM的应用哦-PLL is implemented by system view, FM is an example.
sanfenpin
- verilog 三分频 分频器是FPGA设计中使用频率非常高的基本设计之一，尽管在目前大部分设计中，广泛使用芯片厂家集成的锁相环资源，如altera 的PLL，Xilinx的DLL.来进行时钟的分频，倍频以及相移。-verilog-third of the frequency divider is a FPGA design, very high frequency of use, one of the basic design, al
PLL
- mc9s12dp512锁相环初始化程序，可超频最高至48M-mc9s12dp512 PLL CRG initial resorce luoli
MB1504
- 锁相环芯片mb1504的烧写程序，能预置前置分频数和分频比！-PLL chip mb1504' s Shaoxie program can pre-pre-sub-sub-frequency and frequency ratio!
111pll
- 锁相环PLL原理与应用入门教程，很经典，值得一看-Principle and Application of phase-locked loop PLL Tutorial, very classic, worth a visit
pll
- HSPICE锁相环电路，为HSPICE提供的demo程序。-HSPICE PLL circuit for HSPICE to provide the demo program.
shuanglushuzihecheng
- 摘要 电能表作为用电量的测量工具广泛的应用于各种场合。在电能表校表系统中,需要的最基本的输入信号源是高精度双路正弦信号源,并要求可对其频率、相位、幅值进行调节,来对电能表进行校准。 基于单片机的程控信号源设计，运用数字调相、数字调幅和数字调频等技术，要求实现相位、幅度、频率的高精度程控调节。本文设计了一种利用锁相环频率合成技术和数字波形合成技术组成的程控低频正弦波信号发生器，并给出了调幅、调频、调相的实用电路，频率调节通过改变8
PLLfpgapaper
- 实现数字锁相环的一篇论文，FPGA实现，用于位同步。-Paper digital PLL, FPGA implementation for bit synchronization.
pll
- 锁相环的常见问题解答，对于全面理解，和研究锁相环的各种指标，有非常好的指导作用-PLL FAQ for a comprehensive understanding of, and the various indicators of phase-locked loop, a very good guide
PhaseLockedLoop
- matlab下设计的pll锁相环，适用于电网电压锁相，不平衡锁相效果还没测试(pll phase lock with matlab simulink, haven't been tested for unbalanced situation)