文件名称:sdram-controller
介绍说明－－下载内容均来自于网络，请自行研究使用
使用于FPGA上的通用sdram controller模块，用于在FPGA上实现sdram接口-Used in general sdram controller on FPGA module for the interface in the FPGA to achieve sdram
(系统自动生成,下载前可以参看下载内容)
下载文件列表
sdr sdram controller
....................\sdr_sdram.pdf
....................\verilog
....................\.......\doc
....................\.......\...\readme.txt
....................\.......\...\sdr_sdram.pdf
....................\.......\model
....................\.......\.....\mt48lc8m16a2.v
....................\.......\route
....................\.......\.....\PLL1.v
....................\.......\.....\sdr_sdram.csf
....................\.......\.....\sdr_sdram.esf
....................\.......\.....\sdr_sdram.vqm
....................\.......\simulation
....................\.......\..........\modelsim.ini
....................\.......\..........\readme.txt
....................\.......\..........\sdr_sdram_tb.v
....................\.......\..........\work
....................\.......\..........\....\altclklock
....................\.......\..........\....\..........\verilog.psm
....................\.......\..........\....\..........\_primary.dat
....................\.......\..........\....\..........\_primary.vhd
....................\.......\..........\....\command
....................\.......\..........\....\.......\verilog.psm
....................\.......\..........\....\.......\_primary.dat
....................\.......\..........\....\.......\_primary.vhd
....................\.......\..........\....\control_interface
....................\.......\..........\....\.................\verilog.psm
....................\.......\..........\....\.................\_primary.dat
....................\.......\..........\....\.................\_primary.vhd
....................\.......\..........\....\mt48lc8m16a2
....................\.......\..........\....\............\verilog.psm
....................\.......\..........\....\............\_primary.dat
....................\.......\..........\....\............\_primary.vhd
....................\.......\..........\....\pll1
....................\.......\..........\....\....\verilog.psm
....................\.......\..........\....\....\_primary.dat
....................\.......\..........\....\....\_primary.vhd
....................\.......\..........\....\sdr_data_path
....................\.......\..........\....\.............\verilog.psm
....................\.......\..........\....\.............\_primary.dat
....................\.......\..........\....\.............\_primary.vhd
....................\.......\..........\....\sdr_sdram
....................\.......\..........\....\.........\verilog.psm
....................\.......\..........\....\.........\_primary.dat
....................\.......\..........\....\.........\_primary.vhd
....................\.......\..........\....\sdr_sdram_tb
....................\.......\..........\....\............\verilog.psm
....................\.......\..........\....\............\_primary.dat
....................\.......\..........\....\............\_primary.vhd
....................\.......\..........\....\_info
....................\.......\source
....................\.......\......\altclklock.v
....................\.......\......\Command.v
....................\.......\......\compile_all.v
....................\.......\......\control_interface.v
....................\.......\......\Params.v
....................\.......\......\PLL1.v
....................\.......\......\sdr_data_path.v
....................\.......\......\sdr_sdram.v
....................\.......\synthesis
....................\.......\.........\synplicity
....................\.......\.........\..........\sdr_sdram.prj
....................\vhdl
....................\....\doc
....................\....\...\readme.txt
....................\....\...\sdr_sdram.pdf
....................\....\model
....................\....\.....\io_utils.vhd
....................\....\.....\mt48lc8m16a2.vhd
....................\....\.....\mt48lc8m16a2.zip
....................\....\.....\mti_pkg.vhd
....................\....\.....\stdlogar.vhd
....................\....\.....\util1164.vhd
....................\....\route
....................\....\.....\pll1.vhd
....................\....\.....\sdr_sdram.csf
....................\...
....................\sdr_sdram.pdf
....................\verilog
....................\.......\doc
....................\.......\...\readme.txt
....................\.......\...\sdr_sdram.pdf
....................\.......\model
....................\.......\.....\mt48lc8m16a2.v
....................\.......\route
....................\.......\.....\PLL1.v
....................\.......\.....\sdr_sdram.csf
....................\.......\.....\sdr_sdram.esf
....................\.......\.....\sdr_sdram.vqm
....................\.......\simulation
....................\.......\..........\modelsim.ini
....................\.......\..........\readme.txt
....................\.......\..........\sdr_sdram_tb.v
....................\.......\..........\work
....................\.......\..........\....\altclklock
....................\.......\..........\....\..........\verilog.psm
....................\.......\..........\....\..........\_primary.dat
....................\.......\..........\....\..........\_primary.vhd
....................\.......\..........\....\command
....................\.......\..........\....\.......\verilog.psm
....................\.......\..........\....\.......\_primary.dat
....................\.......\..........\....\.......\_primary.vhd
....................\.......\..........\....\control_interface
....................\.......\..........\....\.................\verilog.psm
....................\.......\..........\....\.................\_primary.dat
....................\.......\..........\....\.................\_primary.vhd
....................\.......\..........\....\mt48lc8m16a2
....................\.......\..........\....\............\verilog.psm
....................\.......\..........\....\............\_primary.dat
....................\.......\..........\....\............\_primary.vhd
....................\.......\..........\....\pll1
....................\.......\..........\....\....\verilog.psm
....................\.......\..........\....\....\_primary.dat
....................\.......\..........\....\....\_primary.vhd
....................\.......\..........\....\sdr_data_path
....................\.......\..........\....\.............\verilog.psm
....................\.......\..........\....\.............\_primary.dat
....................\.......\..........\....\.............\_primary.vhd
....................\.......\..........\....\sdr_sdram
....................\.......\..........\....\.........\verilog.psm
....................\.......\..........\....\.........\_primary.dat
....................\.......\..........\....\.........\_primary.vhd
....................\.......\..........\....\sdr_sdram_tb
....................\.......\..........\....\............\verilog.psm
....................\.......\..........\....\............\_primary.dat
....................\.......\..........\....\............\_primary.vhd
....................\.......\..........\....\_info
....................\.......\source
....................\.......\......\altclklock.v
....................\.......\......\Command.v
....................\.......\......\compile_all.v
....................\.......\......\control_interface.v
....................\.......\......\Params.v
....................\.......\......\PLL1.v
....................\.......\......\sdr_data_path.v
....................\.......\......\sdr_sdram.v
....................\.......\synthesis
....................\.......\.........\synplicity
....................\.......\.........\..........\sdr_sdram.prj
....................\vhdl
....................\....\doc
....................\....\...\readme.txt
....................\....\...\sdr_sdram.pdf
....................\....\model
....................\....\.....\io_utils.vhd
....................\....\.....\mt48lc8m16a2.vhd
....................\....\.....\mt48lc8m16a2.zip
....................\....\.....\mti_pkg.vhd
....................\....\.....\stdlogar.vhd
....................\....\.....\util1164.vhd
....................\....\route
....................\....\.....\pll1.vhd
....................\....\.....\sdr_sdram.csf
....................\...