文件名称:multiply
介绍说明--下载内容均来自于网络,请自行研究使用
由verilog编写的乘法器,通过两个文件的调用实现。由于子模块的调用使得程序简化了许多。-Prepared by the Verilog multiplier, through the realization of the two documents call. As the sub-modules to simplify the procedure call makes a lot.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
multiply.doc