文件名称:multiply
介绍说明－－下载内容均来自于网络，请自行研究使用
Verilog hdl语言 常用乘法器设计，可使用modelsim进行仿真-Verilog hdl language commonly used multiplier design, can use the ModelSim simulation
(系统自动生成,下载前可以参看下载内容)
下载文件列表
常用乘法器设计
..............\basic_base2_mul.v
..............\basic_base2_mul_seq.v
..............\carry_save_mult.v
..............\ripple_carry_mult.v
..............\basic_base2_mul.v
..............\basic_base2_mul_seq.v
..............\carry_save_mult.v
..............\ripple_carry_mult.v