文件名称:mini_aes
介绍说明－－下载内容均来自于网络，请自行研究使用
aes算法的verilog hdl实现，供给大家作为参考 。-Orangk'aes algorithm verilog hdl realized, we supply as a reference.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
mini_aes
........\mini_aes
........\........\bench
........\........\.....\input.vhdl
........\........\.....\modelsim_bench.do
........\........\.....\modelsim_bench.vhdl
........\........\.....\output.vhdl
........\........\data
........\........\....\ecb_tbl.txt
........\........\....\xilinx_fpga.ucf
........\........\doc
........\........\...\acrobat_view
........\........\...\aes128block.eps
........\........\...\area.eps
........\........\...\circuit_schematic.eps
........\........\...\key_scheduler.eps
........\........\...\Makefile
........\........\...\mini_aes.pdf
........\........\...\mini_aes.tex
........\........\...\oc_logo.eps
........\........\README
........\........\source
........\........\......\bram_block_a.vhdl
........\........\......\bram_block_b.vhdl
........\........\......\counter2bit.vhdl
........\........\......\folded_register.vhdl
........\........\......\io_interface.vhdl
........\........\......\key_scheduler.vhdl
........\........\......\mini_aes.vhdl
........\........\......\mix_column.vhdl
........\........\......\xtime.vhdl
........\mini_aes
........\........\bench
........\........\.....\input.vhdl
........\........\.....\modelsim_bench.do
........\........\.....\modelsim_bench.vhdl
........\........\.....\output.vhdl
........\........\data
........\........\....\ecb_tbl.txt
........\........\....\xilinx_fpga.ucf
........\........\doc
........\........\...\acrobat_view
........\........\...\aes128block.eps
........\........\...\area.eps
........\........\...\circuit_schematic.eps
........\........\...\key_scheduler.eps
........\........\...\Makefile
........\........\...\mini_aes.pdf
........\........\...\mini_aes.tex
........\........\...\oc_logo.eps
........\........\README
........\........\source
........\........\......\bram_block_a.vhdl
........\........\......\bram_block_b.vhdl
........\........\......\counter2bit.vhdl
........\........\......\folded_register.vhdl
........\........\......\io_interface.vhdl
........\........\......\key_scheduler.vhdl
........\........\......\mini_aes.vhdl
........\........\......\mix_column.vhdl
........\........\......\xtime.vhdl