文件名称:UART
- 所属分类：
- VHDL编程
- 资源属性：
- [VHDL] [源码]
- 上传时间：
- 2012-11-26
- 文件大小：
- 63kb
- 下载次数：
- 0次
- 提 供 者：
- huang*****
- 相关连接：
- 无
- 下载说明：
- 别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容均来自于网络，请自行研究使用
语言：verilog语言
功能：通过串口控制模块，实现FPGA与串口 通信。
仿真环境：modelsim
综合环境：quartus -Language: verilog language
function: through the serial port control module, FPGA and serial communication.
Simulation Environment: modelsim integrated environment: quartus II
功能：通过串口控制模块，实现FPGA与串口 通信。
仿真环境：modelsim
综合环境：quartus -Language: verilog language
function: through the serial port control module, FPGA and serial communication.
Simulation Environment: modelsim integrated environment: quartus II
(系统自动生成,下载前可以参看下载内容)
下载文件列表
UART\ClkUnit.v
....\clk_1_wave0.jpg
....\clk_pll.v
....\clk_pll_bb.v
....\clk_pll_wave0.jpg
....\control_UART.v
....\miniUART.v
....\Rx_Unit.v
....\test_uart.v
....\Tx_Unit.v
....\UART.v
UART
....\clk_1_wave0.jpg
....\clk_pll.v
....\clk_pll_bb.v
....\clk_pll_wave0.jpg
....\control_UART.v
....\miniUART.v
....\Rx_Unit.v
....\test_uart.v
....\Tx_Unit.v
....\UART.v
UART