[VHDL编程] motor

说明：verilog motor control
<zhx> 在 2025-02-05 上传 | 大小：1019kb | 下载：0

[VHDL编程] ad0809

说明：verilog_ad0809 cpld control
<zhx> 在 2025-02-05 上传 | 大小：142kb | 下载：0

[VHDL编程] da0832

说明：verilog da0832 cpld\fpga control-verilog da0832 cpld\fpga control
<zhx> 在 2025-02-05 上传 | 大小：165kb | 下载：0

[VHDL编程] led_horse

说明：跑马灯led_horse vhdl cpld\fpga-led_horse vhdl cpld\fpga
<zhx> 在 2025-02-05 上传 | 大小：1.25mb | 下载：0

[VHDL编程] key

说明：基于fpga的4*4键盘扫描verilog程序-du to fpga 4*4 keyscan verilog
<fds> 在 2025-02-05 上传 | 大小：1kb | 下载：0

[VHDL编程] IIC_slave_code

说明：I2C slave 代码，可以完成从机功能-about I2C slave code about I2C slave code
<qinjuanyan> 在 2025-02-05 上传 | 大小：181kb | 下载：0

[VHDL编程] s3ansk_paint

说明：Paint for SPARTAN 3E
<atcam> 在 2025-02-05 上传 | 大小：846kb | 下载：0

[VHDL编程] ActivePowerMeter

说明：Spartan 3e - Active Power Meter-Spartan 3e- Active Power Meter
<atcam> 在 2025-02-05 上传 | 大小：55kb | 下载：0

[VHDL编程] key

说明：Verilog HDL编写的键盘扫描程序，考虑了判断按键弹起的问题。程序按一定的频率用低电平循环扫描行线，同时检测列线的状态，一旦判断有一列为低则表示有键被按下，停止扫描并保持当前行线的状态，再读取列线的状态从而得到当前按键的键码；等待按键弹起：检测到各列线都变成高点平后，重新开始扫描过程，等待下一次按键。-Written in Verilog HDL keyboard scanner, taking into account to d
<力文> 在 2025-02-05 上传 | 大小：2.1mb | 下载：0

[VHDL编程] ddfsdemo

说明：直接数字频率合成器（Direct Digital Frequency Synthesizer：DDFS）的VHDL程序,开发环境是QuartusII,系统时钟为50MHz，由PLL产生DDFS的工作时钟166.67MHz,地址位宽为24位，频率字为20，相位字为10，RAM用于存储查找表，其地址位宽为10，数据位宽为8。-Direct Digital Frequency Synthesizer ( DDFS) of the VHDL p
<力文> 在 2025-02-05 上传 | 大小：632kb | 下载：0

[VHDL编程] clock_digital

说明：用Verlog HDL编写的数字钟程序，包含时，分，秒，进位，解码，扫描显示等功能。-Written by Verlog HDL ，a digital clock program, including hours, minutes, seconds, into the place, decoding, scanning display.
<吴海燕> 在 2025-02-05 上传 | 大小：1008kb | 下载：0

[VHDL编程] VHDLquickstart

说明：Quick introduction to VHDL – basic language concepts – basic design methodology • Use The Student’s Guide to VHDL or The Designer’s Guide to VHDL – self-learning for more depth – reference for project wo
<yag> 在 2025-02-05 上传 | 大小：79kb | 下载：0