资源列表

« 1 2 ... 70 71 72 73 74 7576 77 78 79 80 ... 4311 »

[VHDL编程Gopher360-master

说明:This iss some ttewtewtewtewt
<JD12345> 在 2024-12-25 上传 | 大小:30kb | 下载:0

[VHDL编程clocking

说明:很好的时钟接口程序,可用于时钟驱动的程序,便于开发者使用(Good clock interface program for clock - driven programs for developers to use.)
<小李子公公> 在 2024-12-25 上传 | 大小:77kb | 下载:0

[VHDL编程crc_core

说明:程序主要用来检测或校验数据传输或者保存后可能出现的错误。它是利用除法及余数的原理来作错误侦测的。(The program is mainly used to detect or verify data transmission or to save possible errors.It is an error detection using the principle of division and remainder.)
<小李子公公> 在 2024-12-25 上传 | 大小:7kb | 下载:0

[VHDL编程dsp

说明:程序提供特殊的DSP指令,可以用来快速的实现各种数字信号处理算法。(The program provides special DSP instructions, which can be used to quickly implement various digital signal processing algorithms.)
<小李子公公> 在 2024-12-25 上传 | 大小:36kb | 下载:0

[VHDL编程pipelines

说明:将组合逻辑系统地分割,并在各个部分之间插入寄存器,并暂存中间数据的方法。 将一个大操作分解成若干的小操作,每一步小操作的时间较小,所以能提高频率,各小操作能并行执行,所以能提高数据吞吐率。(A method to divide the combined logical system into a register and temporarily store the intermediate data between the parts
<小李子公公> 在 2024-12-25 上传 | 大小:10kb | 下载:0

[VHDL编程timing_constraints

说明:方法能够自动地约束 PLL 的输入和输出时钟。ALTPLL megafunction 中指定的所有 PLL 参数都用于约束 PLL 的输入和输出时钟。(Methods can automatically constrain PLL input and output clock.Named in ALTPLL megafunction.All PLL parameters are used to constrain PLL input a
<小李子公公> 在 2024-12-25 上传 | 大小:12kb | 下载:0

[VHDL编程I2C

说明:总线的一些特征:总线应用的例子。极低的电流消耗抗高噪声干扰电源电压范围宽工作的温度范围广(Some features of the bus: examples of bus applications.)
<你四哥> 在 2024-12-25 上传 | 大小:183kb | 下载:0

[VHDL编程SPI总线

说明:串行外设接口 <SPI>模块是一个同步串行接口,可用于与其他外设或者单片机进行通信。这些外设可以是串行EEPROM、移位寄存器、显示驱动器和A/D转换器等。SPI模块与Motorola的SPI和STOP接口兼容。(The serial peripheral interface <SPI> module is a synchronous serial interface, which can be used to
<你四哥> 在 2024-12-25 上传 | 大小:240kb | 下载:0

[VHDL编程FPGA黑金开发板AX301原理图

说明:掌 握 V e r i l o g H D L 语 言 需 要 的 不 只 是 技 术 而已 , 最 重 要 是 那 颗 安 静 的 心 , 安 静 的 心 会 带 读 者 乘 风 破 浪 , 一 方 通 行 。 此 外 记 录 笔 记 的习 惯 更 为 重 要 , 向 自 己 学 习 比 起 向 他 人 学 习 更 有 学 习 的 价 值 。(It is not only the skill that is required to h
<你四哥> 在 2024-12-25 上传 | 大小:115kb | 下载:0

[VHDL编程Tco探秘

说明:何为 Tco 在 FPGA 中,Tco 有两种: (1) 触发器 Tco (2) 管脚输出 Tco(What is Tco in FPGA, Tco has two kinds: (1) trigger Tco (2) pin output Tco.)
<你四哥> 在 2024-12-25 上传 | 大小:70kb | 下载:0

[VHDL编程altremote_update_cyclone5

说明:altera remote updata cyclone5 平台例程,无nios核版本(altera remote updata cyclone5 platform routine do not use nios)
<梦幻甜甜圈> 在 2024-12-25 上传 | 大小:10.5mb | 下载:1

[VHDL编程fir8test

说明:fir8阶滤波器的实现,自定义无滤波器ip核(ajldfjkalkfalffajklfkjdalkjfl)
<knifego> 在 2024-12-25 上传 | 大小:1kb | 下载:0
« 1 2 ... 70 71 72 73 74 7576 77 78 79 80 ... 4311 »

源码中国 www.ymcn.org