资源列表

« 1 2 ... 70 71 72 73 74 7576 77 78 79 80 ... 4311 »

[VHDL编程fft1

说明:a nice text file explaining the fft
<amer> 在 2024-12-25 上传 | 大小:1kb | 下载:0

[VHDL编程38

说明:采用CASE语句设计3-8译码器的示例程序-Designed using CASE statement 3-8 decoder examples of procedures
<赵朴> 在 2024-12-25 上传 | 大小:1kb | 下载:0

[VHDL编程m_vhdl

说明:伪随机序列发生器的vhdl算法 设计一个伪随机序列发生器,采用的生成多项式为1+X^3+X^7。要求具有一个RESET端和两个控制端来调整寄存器初值(程序中设定好四种非零初值可选)-m sequence vhdl
<> 在 2024-12-25 上传 | 大小:1kb | 下载:0

[VHDL编程vme_cs20lw_24a

说明:VMEbus slave architecture source code Can be implemented on the slave board of a chasis as slave controller-VMEbus slave architecture source code Can be implemented on the slave board of a chasis as slave controller
<prashant> 在 2024-12-25 上传 | 大小:1kb | 下载:0

[VHDL编程sram

说明:SRAM implementation source code in VHDL
<prashant> 在 2024-12-25 上传 | 大小:1kb | 下载:0

[VHDL编程shuzizhong

说明:大学VHDL实验数字钟源码,有的专业数字电路实验设计也有要求做的。-University of VHDL experimental digital clock source, and some professional digital circuit design has also requested to do so.
<史善爽> 在 2024-12-25 上传 | 大小:1kb | 下载:0

[VHDL编程FPGA-drivenLEDdisplay

说明:FPGA驱动LED显示:运用硬件描述语言(如VHDL)设计一个显示译码驱动器,即将要显示的字符译成8段码。由于FPGA有相当多的引脚端资源,如果显示的位数N较少,可以直接使用静态显示方式,即将每一个数码管都分别连接到不同的8个引脚线上,共需要8×N条引脚线控制.-FPGA-driven LED display: the use of hardware descr iption languages (such as VHDL) desig
<王娟> 在 2024-12-25 上传 | 大小:1kb | 下载:0

[VHDL编程yejing

说明:一段基于VHDL的液晶显示程序,和大家分享!-Section of the liquid crystal display based on the VHDL program, and everyone to share!
<葛宪生> 在 2024-12-25 上传 | 大小:1kb | 下载:0

[VHDL编程pingpangVHDL

说明:据说是 vhdl的乒乓ram 代码 提供给大家做个参考吧 -It is said VHDL code of the ping-pong ram available to the U.S. to be a reference to it
<白饭> 在 2024-12-25 上传 | 大小:1kb | 下载:0

[VHDL编程lcd_demo

说明:一种基于FPGA和quartusII技术开发的彩色LED显示测试程序-colored LED
<wxq1989> 在 2024-12-25 上传 | 大小:1kb | 下载:0

[VHDL编程clktest

说明:在开发过程中,通常要进行时钟可靠性测试,主要有相位的变化 、占空比的变化。本代码实现了时钟相位变化和占空比的变化。-In the development process, usually the reliability of the test clock, there are phase changes, the duty cycle changes. Implementation of the code phase of the cl
<leon> 在 2024-12-25 上传 | 大小:1kb | 下载:0

[VHDL编程barrel_shifter

说明:VHDL实现的桶型移位器,能在一个时钟周期实现对数据的(0-12位)算术右移-VHDL implementation of a barrel—shifter, able to achieve at one clock cycle of data (0-12 bit) Arithmetic Shift Right
<过时无双> 在 2024-12-25 上传 | 大小:1kb | 下载:0
« 1 2 ... 70 71 72 73 74 7576 77 78 79 80 ... 4311 »

源码中国 www.ymcn.org