[VHDL编程] i2s_latest

说明：Details Name: i2s Created: Mar 22, 2004 Updated: Jan 10, 2014 SVN Updated: Mar 10, 2009 SVN: Browse Latest version: download Statistics: View Other project properties Category: Communication co
<chen> 在 2025-02-02 上传 | 大小：5kb | 下载：0

[VHDL编程] my_uart2

说明：基于FPGA的串口通信源代码。已经经过调试助手测试，-Release 13.2- WebTalk (O.61xd) Copyright (c) 1995-2010 Xilinx, Inc. All rights reserved. Project Information -------------------- ProjectID=BFC2DD71D6FA404A87FDA640DB4B5999 Projec
<chen> 在 2025-02-02 上传 | 大小：248kb | 下载：0

[VHDL编程] vga256

说明：这是一个Verilog的VGA程序，可以再显示屏上显示8种颜色-This is a VGA-Verilog procedures can be shown on the display 8 colors
<lulei> 在 2025-02-02 上传 | 大小：549kb | 下载：0

[VHDL编程] PCIIP-core

说明：基于FPGA的PCI ip core 设计源代码，里面包含所有的fifo,状态机源代码，drives 驱动源代码。-“fifo_control.v” Module FIFO_CONTROL includes control logic for single FIFO. It consists of read and write address generation and full, almost full, empty and
<chen> 在 2025-02-02 上传 | 大小：1.86mb | 下载：0

[VHDL编程] sp605_pcie_13.2

说明：基于FPGA，pcie开发的源码程序，已经经过测试，上传来给其他爱好者学习交流。- input user_clk, input user_reset, input user_lnk_up, // Tx input [5:0] tx_buf_av, input tx_cfg_req, ou
<chen> 在 2025-02-02 上传 | 大小：364kb | 下载：0

[VHDL编程] verilog_cordic_core

说明：A highly configurable 1st quadrant CORDIC core in verilog-Details Name: verilog_cordic_core Created: Sep 14, 2008 Updated: Aug 12, 2011 SVN Updated: Mar 10, 2009 SVN: Browse Latest version: download Stat
<chen> 在 2025-02-02 上传 | 大小：351kb | 下载：0

[VHDL编程] EDK_adv212

说明：控制ADV212 压缩的源代码 使用xilinx edk开发环境-adv 212 controller, using xilinx edk
<Quenii> 在 2025-02-02 上传 | 大小：2.39mb | 下载：0

[VHDL编程] LCD12864

说明：该程序用于CPLD控制12864显示,显示内容见http://zhuxiangqing.blog.163.com/album/#m=2&aid=264724219&pid=8734321251-The program is used to control CPLD 12864，link:http://zhuxiangqing.blog.163.com/album/#m=2&aid=264724219&pid=8734321251 to
<CHEN> 在 2025-02-02 上传 | 大小：331kb | 下载：0

[VHDL编程] lcd1602

说明：该程序通过CPLD控制1602显示，显示效果见http://zhuxiangqing.blog.163.com/album/#m=2&aid=264724219&pid=8732102150-CPLD to control the program by 1602, the display see http://zhuxiangqing.blog.163.com/album/# m = 2 & aid = 264724219 & pid
<CHEN> 在 2025-02-02 上传 | 大小：219kb | 下载：0

[VHDL编程] axi_ad9361_tx_channel

说明：采用硬件描述语言verilog进行AD9361芯片实现的代码-AD9361 using hardware descr iption languages Verilog code that chip
<何晨光> 在 2025-02-02 上传 | 大小：2kb | 下载：0

[VHDL编程] dds

说明：采用硬件描述语言verilog进行DDS变换的实现的代码-Using hardware descr iption languages Verilog implementation of DDS converter code
<何晨光> 在 2025-02-02 上传 | 大小：1kb | 下载：0

[VHDL编程] hardware-qpskmodulate1

说明：采用硬件描述语言verilog进行QPSK变换的实现的代码- Using hardware descr iption languages Verilog implementation of QPSK converter code
<何晨光> 在 2025-02-02 上传 | 大小：1kb | 下载：0