资源列表

« 1 2 ... .23 .24 .25 .26 .27 728.29 .30 .31 .32 .33 ... 4311 »

[VHDL编程SRAM.v

说明:Verilog design of SRAM
<sinha.kaushik20> 在 2025-02-02 上传 | 大小:1kb | 下载:0

[VHDL编程UART-Transmitter

说明:UART transmitter using Verilog
<sinha.kaushik20> 在 2025-02-02 上传 | 大小:6kb | 下载:0

[VHDL编程System-Bus

说明:Design of System Bus
<sinha.kaushik20> 在 2025-02-02 上传 | 大小:10kb | 下载:0

[VHDL编程didide

说明:verilog code for 32-bit dividor pls tailor it
<sreeram a m> 在 2025-02-02 上传 | 大小:1kb | 下载:0

[VHDL编程yuvbt1120

说明:采集不同分辨率视频,输出相同视频,实现bt1120编码,iic与arm通信-Different resolution video capture and output the same video coding to achieve bt1120, iic communicate with arm
<李阳> 在 2025-02-02 上传 | 大小:59kb | 下载:1

[VHDL编程fft512_ipcore

说明:512点的FFT 使用IP核 帮助新手理解-Using a 512-point FFT IP core to help the novice to understand
<胡祺勇> 在 2025-02-02 上传 | 大小:15.71mb | 下载:0

[VHDL编程CRC32_D82

说明:CRC 校验 // polynomial: (0 1 4 5 7 8 10 11 12 16 18 22 23 26 32) // data width: 8 // convention: the first serial bit is D[7]- // polynomial: (0 1 4 5 7 8 10 11 12 16 18 22 23 26 32) // data width: 8 // conv
<kirin-Jen> 在 2025-02-02 上传 | 大小:1kb | 下载:0

[VHDL编程FPGALVDS

说明:FPGA差分转单端(xilinx),操作介绍,从源码角度介绍-FPGA differential to single ended (Xilinx)
<kirin-Jen> 在 2025-02-02 上传 | 大小:487kb | 下载:0

[VHDL编程dds

说明:NCO,同时产生cos和sin信号。quartus -NCO, while producing cos and sin signals. quartus II
<赵睿铭> 在 2025-02-02 上传 | 大小:5.24mb | 下载:0

[VHDL编程walsh

说明:沃尔什函数发生器工程文件,Quartus Ⅱ 13.0版本-Walsh Function Generator
<jiyao> 在 2025-02-02 上传 | 大小:669kb | 下载:0

[VHDL编程verilog--dianhuajifei

说明:详细介绍了电话计费系统的计时,计费!详细的程序说明-Details of the timing telephone billing system, billing! Detailed descr iption of the procedures
<王龙> 在 2025-02-02 上传 | 大小:4kb | 下载:0

[VHDL编程vga_module

说明://VGA 800*600,60Hz //red 5 green 6 blue 5 //blue4..blue0 green5..green0 red4..red0-//VGA 800*600,60Hz //red 5 green 6 blue 5 //blue4..blue0 green5..green0 red4..red0
<reza> 在 2025-02-02 上传 | 大小:1kb | 下载:0
« 1 2 ... .23 .24 .25 .26 .27 728.29 .30 .31 .32 .33 ... 4311 »

源码中国 www.ymcn.org