[VHDL编程] speak3

说明：在FPGA上实现简易电子琴功能，再加上了一个实时时钟功能，时钟很稳定，很精准。-The realization of simple electronic organ function in the FPGA, coupled with a real time clock, the clock is very stable, very accurate.
<Ronge> 在 2025-02-02 上传 | 大小：320kb | 下载：0

[VHDL编程] sin

说明：在Altera DE2-70的开发板上实现产生正弦波信号。-Achieve generate sine wave signal at Altera DE2-70 development board.
<柴贤臣> 在 2025-02-02 上传 | 大小：2.19mb | 下载：0

[VHDL编程] Rectangular-wave

说明：在Altera DE2-70的开发板上实现产生矩形波信号。-In the Altera DE2-70 development board to achieve a square wave signal generated.
<柴贤臣> 在 2025-02-02 上传 | 大小：2.19mb | 下载：0

[VHDL编程] Sawtooth

说明：在Altera DE2-70的开发板上实现产生锯齿波信号。-In the Altera DE2-70 development board realize sawtooth signal.
<柴贤臣> 在 2025-02-02 上传 | 大小：2.2mb | 下载：0

[VHDL编程] Crossover-design

说明：在Altera DE2-70的开发板上实现分频计设计。-In the Altera DE2-70 development board to achieve crossover meter designs.
<柴贤臣> 在 2025-02-02 上传 | 大小：2.69mb | 下载：0

[VHDL编程] frequency-meter-design

说明：在Altera DE2-70的开发板上实现频率计设计。-Achieve frequency meter design Altera DE2-70 development board.
<柴贤臣> 在 2025-02-02 上传 | 大小：3.28mb | 下载：0

[VHDL编程] crc_peripheral32

说明：附件是32位循环冗余校验码的硬件语言（v语言）实现。-Attached is a hardware language 32 cyclic redundancy check code (v language) implementation.
<柴贤臣> 在 2025-02-02 上传 | 大小：1kb | 下载：0

[VHDL编程] Verilog-example

说明：Verilog 例子 说明，值得借鉴，学习Verilog的新手过来看看吧-Verilog example
<花生> 在 2025-02-02 上传 | 大小：112kb | 下载：0

[VHDL编程] cic3s200

说明：cic抽取滤波器,用于采样率远高于信号频率的情况下。-cic filter
<毛欢> 在 2025-02-02 上传 | 大小：1kb | 下载：0

[VHDL编程] vga789

说明：这是一个Verilog的文件。可以实现在液晶显示屏山显示一副图像。-This is a Verilog file. Can display an image on the LCD Hill.
<lulei> 在 2025-02-02 上传 | 大小：5.08mb | 下载：0

[VHDL编程] halfadder.v.tar

说明：Verilog Code for Half Adder Circuit with testbench code-Verilog Code for Half Adder Circuit with testbench code...
<Dhaval> 在 2025-02-02 上传 | 大小：1kb | 下载：0

[VHDL编程] fulladder.tar

说明：Verilog Code for Full Adder circuit with Testbench file-Verilog Code for Full Adder circuit with Testbench file...
<Dhaval> 在 2025-02-02 上传 | 大小：1kb | 下载：0