资源列表
[VHDL编程] MATLAB_sg_IP
说明:使用MATLAB为System Generator for DSP创建IP-The use of MATLAB for System Generator for DSP to create IP<lxd> 在 2025-02-02 上传 | 大小:39kb | 下载:0
[VHDL编程] vhdl
说明:通用寄存器,移位寄存器,简单状态机,直流电机控制器,-General registers, shift register, a simple state machine, DC motor controllers, etc.<thqchinaxy> 在 2025-02-02 上传 | 大小:17kb | 下载:0
[VHDL编程] vhdl1
说明:VHDL的几种状态机,双进程单进程以及其它类型。-Several VHDL state machine, dual-process single process, as well as other types.<thqchinaxy> 在 2025-02-02 上传 | 大小:2kb | 下载:0
[VHDL编程] cpu(FinalWithYS)
说明:verilog实现的八位CPU,包括乘法、除法以及多种寻址方式。代码中包括测试模块,可以直接在试验箱上运行。-verilog to achieve the eight CPU, including multiplication, division, as well as addressing a variety of ways. Code, including test modules, can be run directly in t<鲁迪> 在 2025-02-02 上传 | 大小:8kb | 下载:0
[VHDL编程] FIR_Filter_Base_on_FPGA
说明:详尽的讲述了FIR滤波器在FPGA上的实现思路-Detailed story of the FIR filter in FPGA realization of ideas<yeping> 在 2025-02-02 上传 | 大小:350kb | 下载:0
[VHDL编程] Altera_timing
说明:本文件讲述了Altera的FPGA的时序原理-This document describes Altera' s FPGA timing principle<yeping> 在 2025-02-02 上传 | 大小:1.46mb | 下载:0