[VHDL编程] DDS-MY-WORK-1

说明：FPGA模拟数字信号发生器DDS verilog-FPGA analog and digital signal generator DDS verilog
<luowang> 在 2025-02-01 上传 | 大小：10.19mb | 下载：0

[VHDL编程] music.tar

说明：Verilog example of a program that plays some tones when connected to a speaker. Implemmented in FPGA Nexys3
<yunacu> 在 2025-02-01 上传 | 大小：208kb | 下载：0

[VHDL编程] displayCounter2.tar

说明：Verilog example of a program that uses a 7 segment display (included in fpga) to display a counter 0 to 99. Implemmented in FPGA Nexys3-Verilog example of a program that uses a 7 segment display (included in fpga) to dis
<yunacu> 在 2025-02-01 上传 | 大小：8kb | 下载：0

[VHDL编程] inputPinsTest.tar

说明：Verilog example of a program that test the input and outputs pins FPGA by making them 1 and 0 in a specific time. Implemmented in FPGA Nexys3-Verilog example of a program that test the input and outputs pins FPGA by mak
<yunacu> 在 2025-02-01 上传 | 大小：77kb | 下载：0

[VHDL编程] hcsr04.tar

说明：Verilog program of the interface between a FPGA and the HCSR04 arduino sensor displaying the distance measured in the 7 segment display. Implemmented in FPGA Nexys3
<yunacu> 在 2025-02-01 上传 | 大小：934kb | 下载：0

[VHDL编程] LCD.tar

说明：C program of interface with a LCD display using an embedded processor (LatticeMico32) and a Nexys3 FPGA
<yunacu> 在 2025-02-01 上传 | 大小：34kb | 下载：0

[VHDL编程] UsbFPGAdemo

说明：FPGA底层的USB接口芯片的驱动，用于向上位机传送数据。-Driving USB interface chip FPGA bottom, used to transmit data to the host computer.
<张仰望> 在 2025-02-01 上传 | 大小：2.09mb | 下载：0

[VHDL编程] FPGA

说明：常用的FPGA开发板的资料，方便大家查阅。-PGA development board used to facilitate access to information.
<张仰望> 在 2025-02-01 上传 | 大小：11.25mb | 下载：0

[VHDL编程] submit

说明：用VHDL实现的双人飞机大战。支持PS/2和蜂鸣器。 需要两个CPLD核心协同完成。 含最终效果视频-Multiplayer air fight implemented in VHDL. PS/2 and beeper supported. Two CPLD cores are required to run this demo. Final video includes.
<> 在 2025-02-01 上传 | 大小：13.06mb | 下载：0

[VHDL编程] FIFO

说明：利用verilog写的异步FIFO的一种写法-Using a written verilog write asynchronous FIFO
<丁海军> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] verilog

说明：基于VHDL的编程注意事项以及平时经验积累-VHDL programming considerations and the accumulation of experience
<丁海军> 在 2025-02-01 上传 | 大小：69kb | 下载：0

[VHDL编程] verilogAlwaysblockexplanation

说明：verilog下always模块的介绍，以及怎么用always模块实现组合逻辑和时序逻辑，阻塞和非阻塞的深入介绍。-verilog：always block introduction
<王冲> 在 2025-02-01 上传 | 大小：913kb | 下载：0