资源列表

« 1 2 ... .74 .75 .76 .77 .78 679.80 .81 .82 .83 .84 ... 4311 »

[VHDL编程UART_DMA

说明:基于ALTERA公司的NIOSII的串口通信DMA传输设计-NIOSII based on ALTERA s DMA transfer of the serial communication design
<王超> 在 2025-02-01 上传 | 大小:10.82mb | 下载:0

[VHDL编程sun1602

说明:能驱动LCD1602的VHDL程序,芯片是ACTEL的Fusion系列-Vhdl LCD1602 for ACTEL
<sun> 在 2025-02-01 上传 | 大小:741kb | 下载:0

[VHDL编程AVR_UARTFPGA

说明:基于VHDL(verilog)语言的UART的设计与实现。全面模仿AVR的UART功能,与AVR直接实现接口调试。资料全面完整。-Based on VHDL (verilog) Language Design and Implementation of UART. UART fully mimic the function of AVR, and AVR debugging interface directly to achieve.
<wanglei> 在 2025-02-01 上传 | 大小:1.96mb | 下载:0

[VHDL编程adder44

说明:adder 4 + 4 bits, for use with a Altera, and 2 displays 7 segments-adder 4+ 4 bits, for use with a Altera, and 2 displays 7 segments
<rich> 在 2025-02-01 上传 | 大小:1kb | 下载:0

[VHDL编程holidaywork

说明:机器状态机。控制工作方式。用vhdl写的。很不错哦-Machine state machine. Control work. Written by vhdl. Oh well
<yamaxun> 在 2025-02-01 上传 | 大小:310kb | 下载:0

[VHDL编程DM642_syn

说明:一个用vHDL语言编的同步程序,对图像处理人员有帮助哦-VHDL language used for a synchronization process, the image processing staff helpful Oh
<yamaxun> 在 2025-02-01 上传 | 大小:204kb | 下载:0

[VHDL编程Wireless_capture

说明:很多仪器都输出同步时钟,这是一个区毛刺的程序。编得很巧妙!-Many instruments are output synchronous clock, which is a district procedure burr. For very clever!
<yamaxun> 在 2025-02-01 上传 | 大小:25.82mb | 下载:0

[VHDL编程maoci

说明:用VHDL编的一个程序,用来控制时钟信号的频率-Using VHDL for a procedure, used to control the frequency of the clock signal
<yamaxun> 在 2025-02-01 上传 | 大小:131kb | 下载:0

[VHDL编程sever_communicaton

说明:串口通信程序,对初学单片机的人很有用的。看看a-Serial communication program for beginner who SCM useful. Take a look at a
<yamaxun> 在 2025-02-01 上传 | 大小:7kb | 下载:0

[VHDL编程clock

说明:Clock based on the VHDL design language, the revised time alarm can be set up
<小毛> 在 2025-02-01 上传 | 大小:225kb | 下载:0

[VHDL编程elevator

说明:用VHDL编写的一个电梯控制程序,花了很长时间,应该很不错的-VHDL prepared with a elevator control procedures, took a long time, should be very good
<小毛> 在 2025-02-01 上传 | 大小:715kb | 下载:0

[VHDL编程adder

说明:verilog 加法器设计 在modelsim下方针-verilog adder
<兰书明> 在 2025-02-01 上传 | 大小:1015kb | 下载:0
« 1 2 ... .74 .75 .76 .77 .78 679.80 .81 .82 .83 .84 ... 4311 »

源码中国 www.ymcn.org