[VHDL编程] traffic_light_3_09

说明：数码管驱动、HC595驱动、VHDL、分频器-Digital tube drive, HC595 drive, VHDL, divider
<曾经> 在 2025-01-31 上传 | 大小：1.43mb | 下载：0

[VHDL编程] I2C_Single_Master

说明：I2C Single master written in Verilog Libero Designer core generator.-I2C Single master written in Verilog Libero Designer core generator.
<roob> 在 2025-01-31 上传 | 大小：10kb | 下载：0

[VHDL编程] reed_solomon_decoder

说明：Reed Solomon Decoder written in Verilog Libero core generator.-Reed Solomon Decoder written in Verilog Libero core generator.
<roob> 在 2025-01-31 上传 | 大小：8kb | 下载：0

[VHDL编程] UART

说明：General purpose UART written in Verilog Libero core generator.-General purpose UART written in Verilog Libero core generator.
<roob> 在 2025-01-31 上传 | 大小：3kb | 下载：0

[VHDL编程] RX_ASYNC_for_module_UART

说明：Rx Async for module UART written in Verilog Libero Designer core generator.-Rx Async for module UART written in Verilog Libero Designer core generator.
<roob> 在 2025-01-31 上传 | 大小：3kb | 下载：0

[VHDL编程] TX_ASYNC_for_module_UART

说明：Tx Async fpr module UART written in Verilog Libero core generator.-Tx Async fpr module UART written in Verilog Libero core generator.
<roob> 在 2025-01-31 上传 | 大小：2kb | 下载：0

[VHDL编程] myfpga

说明：详细描述设计过程 ① 指令格式设计 ② 微操作的定义 ③ 节拍的划分 ④ 处理器详细结构设计框图及功能描述(评分重点) a. 模块之间的连线单线用细线，2根及以上用粗线并标出根数及. b. 用箭头标明数据流向,例化时用到的信号名称应标在连线上 ⑤ 各功能模块结构设计框图及功能描述（评分重点） ⑥ VHDL代码、UCF文件、测试指令序列（每条指令的含义） ⑦ 实验
<王思雨> 在 2025-01-31 上传 | 大小：5.97mb | 下载：0

[VHDL编程] lab6

说明：详细描述设计过程和实验中遇到的问题，包括： ① 指令格式设计 ② 微操作的定义 ③ 节拍的划分 ④ 处理器详细结构设计框图及功能描述(评分重点) a. 模块之间的连线单线用细线，2根及以上用粗线并标出根数及. b. 用箭头标明数据流向,例化时用到的信号名称应标在连线上 ⑤ 各功能模块结构设计框图及功能描述（评分重点） ⑥ VHDL代码、UCF文件、测试指令序列（每条
<王思雨> 在 2025-01-31 上传 | 大小：5.58mb | 下载：0

[VHDL编程] PS2_keyboard_interrupt-A

说明：实现fpga读取PS2键盘的功能，内有完整的仿真文件-Implementation of FPGA read PS2 keyboard function, there are simulation file integrity of the
<赵振超> 在 2025-01-31 上传 | 大小：501kb | 下载：0

[VHDL编程] sixuanyi

说明：该程序主要是用VHDL编程来实现四选一的电路设计，并可在此基础上修改。-This program is mainly used VHDL programming to achieve one of four selected circuit design, and can be modified on this basis.
<谭莉> 在 2025-01-31 上传 | 大小：3kb | 下载：0

[VHDL编程] Dchufaqi

说明：用VHDL语言编程来实现D触发器以及它的各个功能。-VHDL language programming to achieve D flip-flop and its various functions.
<谭莉> 在 2025-01-31 上传 | 大小：3kb | 下载：0

[VHDL编程] Priority-encoder

说明：用VHDL语言编程来实现优先编码器的功能。-VHDL language programming to achieve priority encoder function.
<谭莉> 在 2025-01-31 上传 | 大小：3kb | 下载：0