[VHDL编程] iicaUVM

说明：I2C硬件描述语言代码、验证环境以及说明文档，已通过验证-I2C hardware descr iption language code, documentation and verification environment, which has been verified
<hedongming> 在 2025-01-24 上传 | 大小：169kb | 下载：0

[VHDL编程] uart_ip

说明：UART硬件描述语言代码，经过验证可用，符合spec协议-UART hardware descr iption language code, proven available, in line with the protocol spec
<hedongming> 在 2025-01-24 上传 | 大小：10kb | 下载：0

[VHDL编程] FPGA-Vrilog

说明：我们课程设计的代码，课设内容是基于FPGA的时间测量和AD模数转换。该代码是用Verilog语言编写的。-Our curriculum design code, class-based content is FPGA-based time measurement and AD analog to digital conversion. The code is written in Verilog language.
<Mia> 在 2025-01-24 上传 | 大小：1kb | 下载：0

[VHDL编程] LCD

说明：LCD的循环输出，在Quartus二的环境下进行开发，DE2-70的开发板，用VHDL语言编写-LCD de xúnhuán shūchū, zài Quartus èr de huánjìng xià jìnxíng kāifā,DE2-70 de kāifā bǎn, yòng VHDL yǔyán biānxiě
<王鲁苏> 在 2025-01-24 上传 | 大小：613kb | 下载：0

[VHDL编程] vga_controller

说明：vga controller (640x480) Spartan3E FPGA board
<katerina> 在 2025-01-24 上传 | 大小：32kb | 下载：0

[VHDL编程] music_player

说明：音乐播放器，各模块使用VHDL写的，拥有暂停功能。jishu模块根据时钟信号产生八位递增的地址信号，传到music模块。music模块存放音乐的数据，根据得到的地址输出音阶。tonetab接收到音阶信号后会输出当前的音阶是多少，是否为高八度，用于数码管显示，同时将此音阶需要的分频率传给speaker模块。speaker模块根据接受到的分频比对2M的时钟进行分频，然后送给蜂鸣器发出声音。-Music player, each module
<马梁> 在 2025-01-24 上传 | 大小：1.35mb | 下载：0

[VHDL编程] VHDL--VGA

说明：此VHDL语言程序可以控制液晶屏幕任意动画播放-The VHDL language program can control the LCD screen any animation
<ZHOU> 在 2025-01-24 上传 | 大小：1kb | 下载：0

[VHDL编程] base-on-FPGA-cpu-

说明：基于FPGA的嵌入式CPU的制作，包含了代码和测试程序，以及在UBUTNU环境下的调试工具-FPGA-based embedded CPU card, contains code and testing procedures, as well as in UBUTNU environment of debugging tools
<辰星和月> 在 2025-01-24 上传 | 大小：62kb | 下载：0

[VHDL编程] fpuvhdl_latest.tar

说明：floating point unit which gives more precision output
<madhu> 在 2025-01-24 上传 | 大小：109kb | 下载：0

[VHDL编程] VHDL-1-7

说明：VHDL课程的7个实验的实验报告附代码。-seven experiment reports of VHDL
<谢南> 在 2025-01-24 上传 | 大小：470kb | 下载：0

[VHDL编程] music-by-FPGA

说明：音乐发生器，使用FPGA产生音符，实测通过。-music by FPGA
<phoenix> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] lab4

说明：s the design and simulation of a simple traffic light controller: The controller consists of a clock divider block, two sequential circuits: a timing counter and a signal generator (state generator), and a decoder. T
<titorgtfo> 在 2025-01-24 上传 | 大小：517kb | 下载：0