资源列表
[VHDL编程] LCD12864jibenxianshichenggong
说明:fpga驱动lcd12864文字显示基本成功-fpga Niuguidongpu ﹍cd12864 Wenxiaoquandie ч Shao Bao Ji с Tuokun ╃ Ebanpanyi<黄艳虎> 在 2025-01-24 上传 | 大小:445kb | 下载:0
[VHDL编程] 3weishuru8weishuchuyimaqi
说明:fpga基本操作程序3位输入8位输出译码器-Bao Kun ╃ fpga Ebanmuyou Tongtizipin<黄艳虎> 在 2025-01-24 上传 | 大小:216kb | 下载:0
[VHDL编程] Altera_Audio
说明:针对Altera的DE2/ DE1交互板的音频核心的音频编解码器(编码器/解码器),并提供了音频输入和输出的接口。-The Audio Core interacts with the Audio CODEC (enCOder/DECoder) on the Altera DE2/DE1 Boards and provides an interface for audio input and output.<姚龙海> 在 2025-01-24 上传 | 大小:844kb | 下载:0
[VHDL编程] VHDL-8bitFIFO
说明:FIFO的宽度:也就是英文资料里常看到的THE WIDTH,它只的是FIFO一次读写操作的数据位,就像MCU有8位和16位,ARM 32位等等,本程序实现8位的FIFO功能,三位格雷码可表示8位的深度。-THE WIDTH of THE FIFO: namely information in English often see THE WIDTH, it is only a FIFO data read and write operat<刘伟> 在 2025-01-24 上传 | 大小:1kb | 下载:0
[VHDL编程] 12bityiweijicunqi
说明:基于quartusii的vhdl12位指数清零移位寄存器,可以用于实现任意序列流水灯等程序功能-Quartusii based index of vhdl12 bit shift register is cleared, any sequence can be used to implement water lights and other program features<Steve> 在 2025-01-24 上传 | 大小:194kb | 下载:0
[VHDL编程] shuzizhong
说明:基于CPLD的智能数字时钟VHDL设计,能实现时钟、秒表、闹钟、定时等功能-ntelligent digital clock CPLD VHDL-based design enables the clock, stopwatch, alarm clock, timer, and other functions<Steve> 在 2025-01-24 上传 | 大小:402kb | 下载:0
[VHDL编程] sdram_ov7670_rgb_vga_640480
说明:C:\01_FPGA\3高级实验篇\摄像头OV7670模块采集图像并在显示器上显示-C: \ 01_FPGA \ 3 senior experimental papers \ OV7670 camera module to capture images and displayed on the monitor<Steve> 在 2025-01-24 上传 | 大小:1.33mb | 下载:0