[VHDL编程] dpram

说明：vhdl code dual port map
<vishal> 在 2025-01-23 上传 | 大小：78kb | 下载：0

[VHDL编程] chirp

说明：VHDL CODE Of chirp counter
<vishal> 在 2025-01-23 上传 | 大小：61kb | 下载：0

[VHDL编程] reg16

说明：vhdl code of 16 bit register which has 8 bit input and 16 bit output at second count-vhdl code of 16 bit register which has 8 bit input and 16 bit output at second count
<vishal> 在 2025-01-23 上传 | 大小：104kb | 下载：0

[VHDL编程] universal

说明：vhdl code of universal shift register which o/p is control by mode input
<vishal> 在 2025-01-23 上传 | 大小：39kb | 下载：0

[VHDL编程] 24bitdivderVerilog

说明：FPGA 24位除法器编程,verilogHDL编程-The 24 bit divder used in FPGA，programmed in verilog HDL.
<方云龙> 在 2025-01-23 上传 | 大小：4kb | 下载：0

[VHDL编程] vga

说明：VGA project for DE0-nano
<Sereja> 在 2025-01-23 上传 | 大小：8.13mb | 下载：0

[VHDL编程] conv

说明：Convolution using VHDL (pls don try this)
<Ram> 在 2025-01-23 上传 | 大小：40kb | 下载：0

[VHDL编程] Ch

说明：design of cache to remove tag bits
<Ram> 在 2025-01-23 上传 | 大小：1.35mb | 下载：0

[VHDL编程] manfm

说明：Manchesteer-FM0 coding using verilog
<Ram> 在 2025-01-23 上传 | 大小：22kb | 下载：0

[VHDL编程] dd

说明：Digital Delay using Verilog (The program is wrrong I ll upload the right one soon)
<Ram> 在 2025-01-23 上传 | 大小：19kb | 下载：0

[VHDL编程] dsp

说明：DSP Architechture using Verilog. (the concept of the programm differ the original)-DSP Architechture using Verilog. (the concept of the programm differ the original)
<Ram> 在 2025-01-23 上传 | 大小：30kb | 下载：0

[VHDL编程] agc_gen

说明：AGC(自动增益放大) Verilog代码 设计可以参考-AGC (automatic gain control) can refer to the Verilog code design
<ying> 在 2025-01-23 上传 | 大小：1kb | 下载：0