[VHDL编程] a_vhd_16550_uart_latest.tar

说明：这个芯的设计是与国家半导体PC16550D兼容 UART（通用异步接收器/发送器）。一些差异：该FIFO的始终启用 不支持置顶奇偶-This core is designed to be a compatible with the National Semiconductor PC16550D UART (Universal Asynchronous Receiver/Transmitter).Some differences:
<包> 在 2025-01-21 上传 | 大小：117kb | 下载：0

[VHDL编程] can_latest.tar

说明：控制器区域网络，也可以是从控制网络协议 博世已发现广泛应用在工业自动化和 汽车行业。 大多数都是可以的专利是由博世虽然有资 是开发一个开源的CAN IP，但任何没有restictions 商业使用博世协议授权是不可缺少的先决条件。 大小约为12k的门（930触发器）。-Controller Area Network or CAN is a control network protocol Bosch
<包> 在 2025-01-21 上传 | 大小：1.12mb | 下载：0

[VHDL编程] ddr2_sdram_latest.tar

说明：1.初始化-Sequenz的RAM 2. Automaic写Sequenz（写入16数据字每一个64位的RAM） 3.自动读Sequenz（从RAM读出的第一个数据字）-1. Init-Sequenz for the RAM 2. Automaic Write-Sequenz (writes 16 Datawords each 64Bit to the RAM) 3. Automatic Read-Sequenz (
<包> 在 2025-01-21 上传 | 大小：3.41mb | 下载：0

[VHDL编程] wb_uart_latest.tar

说明：实现一个一16750/16550 UART。该UART内核是完全基于另一个OpenCores的项目：UART_16750塞巴斯蒂安维特。 请找到有关于UART内核的文档。 该接口是现在有8位Wishbone总线兼容。 随着GHDL模拟器只需运行： ./ghdl_uart.bat 使用任何其他模拟器，开始模拟以下perl脚本必须运行之前： uart_test_stim.pl> FILENAME.T
<包> 在 2025-01-21 上传 | 大小：21kb | 下载：0

[VHDL编程] uart_latest.tar

说明：串行UART开源的核心。该设计是专为使用作为一个独立的芯片或用于与其他我们芯的使用。其原因显影串行UART核的事实，即异步串行通信是很常见的，几乎每一个机器理解it.Also，为OCRP-1，我们需要的通信的方式与主计算机，以使它可通过网。-serial UART open source core. The design is engineered for use as a stand alone chip or for use wit
<包> 在 2025-01-21 上传 | 大小：9kb | 下载：0

[VHDL编程] FPGA-SYSTEM-DESIGN-primer-EDK1-part1

说明：赛灵思的FPGA中片上嵌入式系统EDK-大学生竞赛培训指导资料-FPGA SYSTEM DESIGN primer of EDK-1-part1.
<lijainqiu> 在 2025-01-21 上传 | 大小：1.04mb | 下载：0

[VHDL编程] vga

说明：FPGA board universal VGA block
<taldarin> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] OWIRE

说明：OWIRE verilog代码，实现了单总线上的通信传输的HDL顶层，子模块设计和testbench内容-The code of 1wire bus
<陆伟> 在 2025-01-21 上传 | 大小：333kb | 下载：0

[VHDL编程] half_adder

说明：自己编写的半加器源代码，直接导入工程即可，请下载使用。-Written in their own half adder source code, you can directly import project, please download.
<曹明民> 在 2025-01-21 上传 | 大小：241kb | 下载：0

[VHDL编程] ddr_top

说明：verilog语言ddr3读写程序，axi总线协议，用于ddr3读写测试-ddr3 read and write
<冯鲲鹏> 在 2025-01-21 上传 | 大小：2kb | 下载：0

[VHDL编程] FPGA

说明：西安交通大学数电FPGA实验代码，使用verilog编写-The code of XJTU s digital electronics experiment, wrote by Verilog.
<fanxinkai> 在 2025-01-21 上传 | 大小：13.2mb | 下载：0

[VHDL编程] ram

说明：vhdl code for simple ram block
<sanket> 在 2025-01-21 上传 | 大小：1kb | 下载：0