资源列表
[VHDL编程] spi_flash_VHDL
说明:winbon 的芯片w25p16 驱动,使用VHDL语言,输入时钟为125M,只要稍微修改IDLE里面的跳转状态机就能跳转到各个读写,或是擦除状态。-the chip is winbon w25p16. vhdl language. the sysclk is 125m. it is easy to jump to write , read, or erase status by change idle status.<钱愈玉> 在 2025-04-24 上传 | 大小:2kb | 下载:2
[VHDL编程] my_second_fpga
说明:用Quartus ii13.0写的二进制加法器,使用了IP核RAM,以及LCD显示,打开就能直接使用。-Using Quartus ii13.0 write binary adder, using the IP core RAM, and LCD display, open can be used directly.<> 在 2025-04-24 上传 | 大小:5.77mb | 下载:0
[VHDL编程] viterbi-decoder-verilog
说明:viterbi verilog implemetation based matlab-viterbi verilog implemetation based matlab<kim jan> 在 2025-04-24 上传 | 大小:1.04mb | 下载:0
[VHDL编程] OFDM_Convolution
说明:自己写的卷积码,能实现仿真结果,有testbench文件-Write your own convolution code, simulation results can be achieved<yanhui> 在 2025-04-24 上传 | 大小:3.58mb | 下载:0
[VHDL编程] verilog_UART
说明:verilog语言 FPGA 串口收发模块,既可以接收也可以发送,可以自行更改波特率-Verilog language FPGA serial transceiver module, I can receive can send also to change the baud rate<张旭> 在 2025-04-24 上传 | 大小:345kb | 下载:0
[VHDL编程] Gluttonous-Snake
说明:用verilog语言写得一个小游戏,可以在FPGA上运行。-Verilog language to write a game in which can run on the FPGA.<张旭> 在 2025-04-24 上传 | 大小:1.22mb | 下载:0
[VHDL编程] FPGA_sent_UART
说明:简单串口接收,发送程序,能实现收发,可以测试通过-Simple serial port to receive, transmit program that can send and receive, you can test by<chen> 在 2025-04-24 上传 | 大小:319kb | 下载:0
[VHDL编程] latticeECP3-serdes-test-code
说明:lattice ECP3系列高速FPGA serdes测试代码-lattice ECP3 series high speed serdes test code<崔佰顺> 在 2025-04-24 上传 | 大小:5.17mb | 下载:0
[VHDL编程] a_vhd_16550_uart_latest.tar
说明:这个芯的设计是与国家半导体PC16550D兼容 UART(通用异步接收器/发送器)。一些差异:该FIFO的始终启用 不支持置顶奇偶-This core is designed to be a compatible with the National Semiconductor PC16550D UART (Universal Asynchronous Receiver/Transmitter).Some differences:<包> 在 2025-04-24 上传 | 大小:117kb | 下载:0