[VHDL编程] Proj_AND_V1

说明：Basic vhdl code for and gate logic.
<John> 在 2025-01-21 上传 | 大小：204kb | 下载：0

[VHDL编程] xilinx_DDR3_design_guide

说明：关于FPGA的DDR3的设计和应用指导，是个很不错的文档，适应学习FPGA的人进行学习研究-FPGA DDR3 design and application guide
<张三丰> 在 2025-01-21 上传 | 大小：5.86mb | 下载：1

[VHDL编程] adc7854

说明：ADS7854 Texas Instruments. The code is built refer to the time sequence datasheet. You should better read the document first-ADS7854 Texas Instruments. The code is built refer to the time sequence datasheet. Yo
<Jet> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] time_check

说明：通信主从机双向系统时钟同步，用于扩频、跳频等。由从机发起时间校准请求，主机回复时间信息，达到主从机的时钟同步。-Slave two-way communication between the host system clock synchronization for spread spectrum, frequency hopping and so on. Initiated by the slave time alignment re
<散散> 在 2025-01-21 上传 | 大小：5kb | 下载：0

[VHDL编程] gold_code_generator_rank10_b

说明：通信扩频码GOLD码序列的产生，码长度可以手动设置，VHDL语音实现。-GOLD generate communication code sequence spreading code, the code length can be set manually, VHDL voice implementation.
<散散> 在 2025-01-21 上传 | 大小：2kb | 下载：0

[VHDL编程] dds_clk

说明：VHDL代码实现FPGA中DDS功能，输出频率可调-VHDL code for the FPGA DDS function, the output frequency is adjustable
<散散> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] AD_SAMPLE_PHASE_MATLAB

说明：测试多通道AD同步采集信号的相位差,经过实际项目验证-test multi-channel AD sample signal s phase
<杨凯强> 在 2025-01-21 上传 | 大小：3kb | 下载：0

[VHDL编程] modelsim-C_compiler_issue

说明：modelsim的C compiler问题，请需要者下载参考-modelsim the C compiler problem, for those who need to download reference
<磊> 在 2025-01-21 上传 | 大小：175kb | 下载：0

[VHDL编程] sample-vhdl

说明：basic vhdl codes for beginers
<c m> 在 2025-01-21 上传 | 大小：53kb | 下载：0

[VHDL编程] I2Creadorwrite

说明：基于MAX II 系列 epm1270t iic的读写-Based on the MAX II family literacy epm1270t iic
<石乾坤> 在 2025-01-21 上传 | 大小：3.29mb | 下载：0

[VHDL编程] siga

说明：2014电子设计大赛e题固件模块代码，很好的实现功能。-2014 electronic design contest e Title firmware module code, very good to achieve function.
<hcl> 在 2025-01-21 上传 | 大小：18.79mb | 下载：0

[VHDL编程] bldc_motor_control_design_example

说明：无刷直流电机 VHDL VERILOG 控制,速度环，RS232 串口接收发送 始终分频 PWM生成 电机相序 actel FPGA使用-VERILOG BLDC control of the use of actel FPGA- actel VERILOG BLDC control of the use of actel FPGA
<> 在 2025-01-21 上传 | 大小：724kb | 下载：0