资源列表

« 1 2 ... .89 .90 .91 .92 .93 494.95 .96 .97 .98 .99 ... 4311 »

[VHDL编程Execise

说明:altera官方网站上资料的示例代码Quartus II Software Design Series Foundation-altera official website information sample code Quartus II Software Design Series Foundation
<jiangwen> 在 2025-01-21 上传 | 大小:17.78mb | 下载:0

[VHDL编程gen_tb

说明:用于verlilog自动产生testbench的脚本 用法:gen_tb <yourfilename>-Testbench for verlilog automatically generated scr ipt usage: gen_tb <yourfilename>
<张平> 在 2025-01-21 上传 | 大小:2kb | 下载:0

[VHDL编程F_adder

说明:这个源程序是关于全加器的,又需要的同学可以借鉴一下 -This source code is on the full adder, and also the needs of students can learn from you
<逗号> 在 2025-01-21 上传 | 大小:35kb | 下载:0

[VHDL编程CNT10_P

说明:这是消除毛刺十进制计数器的源程序,有需要的同学可以参照一下!-This is counter to eliminate glitches decimal source, needy students can refer to you!
<逗号> 在 2025-01-21 上传 | 大小:33kb | 下载:0

[VHDL编程CNT10_T

说明:这是同步十进制计数器的源程序,有需要的同学可以参照一下!-This is a source synchronous decimal counter, needy students can refer to you!
<逗号> 在 2025-01-21 上传 | 大小:33kb | 下载:0

[VHDL编程cnt24_t

说明:这是二十四进制计数器的源程序,有需要的同学可以参照一下!-This is 24 hexadecimal counter source, needy students can refer to you!
<逗号> 在 2025-01-21 上传 | 大小:47kb | 下载:0

[VHDL编程cntm60

说明:这是六十进制计数器的源程序,有需要的同学可以参照一下!-This is a six decimal counter source, needy students can refer to you!
<逗号> 在 2025-01-21 上传 | 大小:11kb | 下载:0

[VHDL编程binary_to_gray

说明:将二进制数转化为格备码,4位并行。binary_input为二进制数输入, gray_output为格雷码输出。-Will be converted into binary code grid preparation, 4-bit parallel. binary_input for binary input, gray_output for the Gray code output.
<changhe> 在 2025-01-21 上传 | 大小:12kb | 下载:0

[VHDL编程dbg_interface

说明:USB v1.1 RTL and design specification
<QiangWang> 在 2025-01-21 上传 | 大小:685kb | 下载:0

[VHDL编程c8051

说明:USB v1.1 RTL and design specification
<QiangWang> 在 2025-01-21 上传 | 大小:1.03mb | 下载:0

[VHDL编程20084142011081129

说明:VHDL设计举例:直流电机控制器.docgfddrhd-VHDL design, for example: DC motor controller. Docgfddrhd
<焦健> 在 2025-01-21 上传 | 大小:12kb | 下载:0

[VHDL编程VHDL

说明:状态机及其VHDL设计,详细介绍了状态机的基本结构、功能和分类,以及有限状态机的一般设计思路与方法、状态机编码方案的恰当选取、Moore和Mealy状态机的本质区别及设计实现-State machine and the VHDL design, described in detail the basic structure of state machines, function and classification, as well a
<史东寒> 在 2025-01-21 上传 | 大小:71kb | 下载:0
« 1 2 ... .89 .90 .91 .92 .93 494.95 .96 .97 .98 .99 ... 4311 »

源码中国 www.ymcn.org