[VHDL编程] writrend

说明：用VHDL语言写的IIC读写程序，已经编译过，不错-VHDL language used to write the IIC to read and write procedures, has been compiled, it is true
<小强> 在 2025-05-01 上传 | 大小：3kb | 下载：0

[VHDL编程] Electronic-Design-Automation

说明：用vhdl语句描述4位等值比较器，4选1多路选择器，8位奇偶校验电路功能-VHDL language used to describe the equivalent four comparators, 4 election more than one MUX, 8-bit parity circuit functions
<徐靖> 在 2025-05-01 上传 | 大小：1kb | 下载：0

[VHDL编程] 874245

说明：用vhdl语言编写设计8位總線收發器，很不错，大家快下啊-VHDL design language with eight bus transceiver, is pretty good, we soon ah
<小强> 在 2025-05-01 上传 | 大小：1kb | 下载：0

[VHDL编程] MAX-PLUSII-soft

说明：MAX+PLUSII软件是一个功能强大，容易使用的软件包，它可以以图 形方式、文字输入方式（AHDL、VHDL和VERILOG）和波形方式输入设计文 件，可以编译并形成各种能够下装到EPROM和各种ALTERA器件的文件，还可 以进行仿真以检验设计的准确性，下面举例说明该软件的使用-MAX+ PLUSII software is a powerful, easy-to-use software package, which
<徐靖> 在 2025-05-01 上传 | 大小：122kb | 下载：0

[VHDL编程] Electronic-Design-Automation-Vhdl

说明：各种计数器，编码器，全加器等元件的VHDL语言描述-A variety of counters, encoders, such as full-adder components described in VHDL language
<徐靖> 在 2025-05-01 上传 | 大小：14kb | 下载：0

[VHDL编程] englishVHDL

说明：在VHDL语言中如何使用LPM库.PPT-In the VHDL language how to use the LPM Treasury. PPT
<王> 在 2025-05-01 上传 | 大小：344kb | 下载：0

[VHDL编程] clock

说明：原创：基于VHDL语言编写的电子钟。采用模块化编写，可以调整时间，采用动态扫描显示时分秒-Original: Based on the VHDL language electronic bell. Modular prepared, you can adjust the time, dynamic scanning is displayed every minute
<zzwuyu> 在 2025-05-01 上传 | 大小：514kb | 下载：0

[VHDL编程] sine-generator

说明：原创：采用VHDL语言编写的正弦信号发生器。rom采用quartus自带的lpm生成，可产生正弦波。更改rom内容可改变波形-Original: Using VHDL languages sinusoidal signal generator. rom using Quartus LPM s own generation, can produce sine wave. Rom content changes can change the
<zzwuyu> 在 2025-05-01 上传 | 大小：660kb | 下载：0

[VHDL编程] Fifo

说明：一个FIFO源代码，基于Altera FPGA-A FIFO source code, based on Altera FPGA
<jiashengwen> 在 2025-05-01 上传 | 大小：1kb | 下载：0

[VHDL编程] usbin_v1.7

说明：用于cy7c68013与fpga的从FIFO通讯.版本1.7-For the CY7C68013 and FPGA communications from the FIFO. Version 1.7
<> 在 2025-05-01 上传 | 大小：2kb | 下载：0

[VHDL编程] EG7014_v1.0

说明：用于fpga对EG7014液晶屏的刷新显示。avalone接口。-For the FPGA on the EG7014 LCD display refresh. avalone interface.
<> 在 2025-05-01 上传 | 大小：1kb | 下载：0

[VHDL编程] loop

说明：对锁相环路的仿真，二阶环的仿真与分析都可以通过这个文件来到完成-Simulation of PLL, second-order loop simulation and analysis can be completed by the adoption of the document came
<夺取> 在 2025-05-01 上传 | 大小：1kb | 下载：0