[VHDL编程] buffer_display

说明：buffer_display是4X4KEYPAD的输出显示模块。可以显示6个连续的按键-buffer_display is 4X4KEYPAD output module. It showed six consecutive Press
<分第三> 在 2024-10-06 上传 | 大小：164864 | 下载：0

[VHDL编程] key_control

说明：4X4电子密码锁的中央控制系统。控制6位输入。-4x4 electronic locks central control system. Six input control.
<分第三> 在 2024-10-06 上传 | 大小：142336 | 下载：0

[VHDL编程] key_debouncer

说明：4X4keypad的防抖动模块，用于假按键的检测-4X4keypad shake the module, the keys for false detection
<分第三> 在 2024-10-06 上传 | 大小：124928 | 下载：0

[VHDL编程] reg_comp

说明：4X4 KEYPAD 的密码比较模块，可以核对6位的密码-4x4 KEYPAD password comparison module, can check the password 6
<分第三> 在 2024-10-06 上传 | 大小：139264 | 下载：0

[VHDL编程] key_counter

说明：4X4 KEYPAD 的输入位数计数器，可以自己定义输入的位数-4x4 KEYPAD median counter input, input their own definition of the median
<分第三> 在 2024-10-06 上传 | 大小：159744 | 下载：0

[VHDL编程] spartan II

说明：spartanII 是xilinx公司提供的一款高性能FGPA芯片,本文详细介绍spartanII的体系结构和编程!-spartanII Xilinx is provided by a high-performance chip FGPA, spartanII This paper describes the architecture and programming!
<唐健隆> 在 2024-10-06 上传 | 大小：328704 | 下载：0

[VHDL编程] 一个VHDL实现的测频计

说明：一个vhdl实现的测频计,开发环境为任何支持vhdl语言的厂商提供的开发环境 -VHDL achieve a frequency measurement of dollars, development environment for any VHDL language support for manufacturers of the development environment
<yaya> 在 2024-10-06 上传 | 大小：1024 | 下载：0

[VHDL编程] example10 can 243 -2

说明： DSP 程序的测试 很有用的 仪器上面用的-DSP testing procedures very useful in the above apparatus
<hu71992> 在 2024-10-06 上传 | 大小：10240 | 下载：0

[VHDL编程] filter 代码

说明：用verilog实现滤波器的功能，通过软件综合仿真，在利用FPGA实现-using Verilog filter function to achieve through integrated simulation software, the use of FPGA
< 龙明> 在 2024-10-06 上传 | 大小：222208 | 下载：0

[VHDL编程] 10 time xilinx

说明：十分钟学会Xilinx FPGA 设计1.1-10 minutes Society Xilinx FPGA design 1.1
<陈东平> 在 2024-10-06 上传 | 大小：1735680 | 下载：0

[VHDL编程] sdr sdram controller

说明：ALTERA sdram vhdl与verilog参考设计-Altera SDRAM VHDL and Verilog reference design
<陈东平> 在 2024-10-06 上传 | 大小：2458624 | 下载：0

[VHDL编程] 8051IPcore，verilogHDL实现

说明：用verilog写的很好的cpu core-using Verilog write a good cpu core
<刘烨波> 在 2024-10-06 上传 | 大小：52224 | 下载：0