资源列表

« 1 2 ... .34 .35 .36 .37 .38 4139.40 .41 .42 .43 .44 ... 4311 »

[VHDL编程logic_lock

说明:logic lock 的vhdl源码,altera平台适用。-logic lock the VHDL source code, altera platform.
<xad> 在 2024-11-10 上传 | 大小:2.43mb | 下载:0

[VHDL编程tcl_io

说明:
<xad> 在 2024-11-10 上传 | 大小:25kb | 下载:0

[VHDL编程io-sortation

说明:
<xad> 在 2024-11-10 上传 | 大小:26kb | 下载:0

[VHDL编程bjjfrequent

说明:等精度频率计的verilogHDL的实现,我花了好长时间才写的哦
<小闭> 在 2024-11-10 上传 | 大小:220kb | 下载:0

[VHDL编程taix_fee

说明:verilog HDL编写的出租车计费系统-verilog HDL prepared Taxi Accounting System
<yukiflower> 在 2024-11-10 上传 | 大小:541kb | 下载:0

[VHDL编程GuangShanChi

说明:光栅尺的四细分和辩向电路,并具有计数器功能,利用Quartus综合,可以参考-Grating four segments and the dialectic to the circuit, and have counter functions, using Quartus integrated, can refer to
<蔡有才> 在 2024-11-10 上传 | 大小:678kb | 下载:0

[VHDL编程VH_SYN

说明:标准电视信号的同步生成程序,利用VHDL和原理图,利用Quartus综合-Standard television signal to generate the synchronization procedures, the use of VHDL and schematic diagram, using Quartus integrated
<蔡有才> 在 2024-11-10 上传 | 大小:89kb | 下载:0

[VHDL编程FIFO

说明:异步FIFO控制器的Verilog设计与实现-Asynchronous FIFO controller Verilog Design and Implementation
<陈晨> 在 2024-11-10 上传 | 大小:5kb | 下载:0

[VHDL编程8251Verilog

说明:通用串行异步收发器8251的Verilog HDL源代码,经过仿真验证。 -Universal Serial Asynchronous Receiver Transmitter 8251 the Verilog HDL source code, through simulation.
<钟兵> 在 2024-11-10 上传 | 大小:15kb | 下载:0

[VHDL编程clock

说明:fpga clock 设计,资料较好,供大家参考,非商用目的哦-fpga clock design, the information is better, for your reference, non-commercial purposes Oh
<max> 在 2024-11-10 上传 | 大小:2kb | 下载:0

[VHDL编程Verilog

说明:本书是一本Verilog语言设计和综合手册,对学习Verilog语言有很大作用,值得阅读.
<刘晓琴> 在 2024-11-10 上传 | 大小:1.64mb | 下载:1

[VHDL编程lab5_VHDL

说明:VHDL源码 VHDL源码 -VHDL source VHDL source VHDL source
<baiyanru> 在 2024-11-10 上传 | 大小:6kb | 下载:0
« 1 2 ... .34 .35 .36 .37 .38 4139.40 .41 .42 .43 .44 ... 4311 »

源码中国 www.ymcn.org