资源列表

« 1 2 ... .34 .35 .36 .37 .38 4139.40 .41 .42 .43 .44 ... 4311 »

[VHDL编程disp1

说明:VHDL code for 7 segment display nexys 3
<spiegel> 在 2024-11-10 上传 | 大小:333kb | 下载:0

[VHDL编程bcd_to_dec

说明:VHDL code for converting BCD to Decimal
<spiegel> 在 2024-11-10 上传 | 大小:157kb | 下载:0

[VHDL编程State_machine_1

说明:VHdL code to implement simple state machine
<spiegel> 在 2024-11-10 上传 | 大小:138kb | 下载:0

[VHDL编程tt

说明:VHDL Implementation of decade counter
<spiegel> 在 2024-11-10 上传 | 大小:264kb | 下载:0

[VHDL编程2_4decoder

说明:三种描述风格的VHDL代码,快速建立不同风格描述语言的概念及结构(Three styles of VHDL code to quickly establish the concept and structure of different style descr iption languages)
<名之联> 在 2024-11-10 上传 | 大小:567kb | 下载:0

[VHDL编程cnt8updown

说明:8位上下同步计数器 适宜小型练手操作 易于理解(an 8-bit up and down synchronous counter in VHDL with the following features: (1) The same ports are used for signals to be inputted and outputted. The ports are bi-directionally buffered (thr
<名之联> 在 2024-11-10 上传 | 大小:991kb | 下载:0

[VHDL编程uut_3

说明:VHDL设计的FIFO 经典结构 功能详尽 敬请参阅(VHDL designed FIFO classic structure functions in detail please refer to)
<名之联> 在 2024-11-10 上传 | 大小:820kb | 下载:0

[VHDL编程A4_Clock

说明:基于Altera的Cyclone4的时钟程序(clock program based on Cyclone4 of Altera)
<DSP新手> 在 2024-11-10 上传 | 大小:3.37mb | 下载:0

[VHDL编程lab2B(4)LFSR

说明:实现4位二进制随机数的产生的verilog代码(Implementation of generation random 4 bits code in verilog)
<电聪骑风> 在 2024-11-10 上传 | 大小:1kb | 下载:0

[VHDL编程371231d

说明:file information such as datasheet
<keyurm> 在 2024-11-10 上传 | 大小:262kb | 下载:0

[VHDL编程372468a

说明:fpga documentation regarding something
<keyurm> 在 2024-11-10 上传 | 大小:236kb | 下载:0

[VHDL编程374566d

说明:html documents for programming
<keyurm> 在 2024-11-10 上传 | 大小:526kb | 下载:0
« 1 2 ... .34 .35 .36 .37 .38 4139.40 .41 .42 .43 .44 ... 4311 »

源码中国 www.ymcn.org