资源列表

« 1 2 ... .62 .63 .64 .65 .66 3967.68 .69 .70 .71 .72 ... 4311 »

[VHDL编程8051core(vhdl)

说明:再来一个8051的内核(VHDL语言),绝对好用,直接添加到QuartusII 中即可!!大家可以分享一下阿-Then a 8051 core (VHDL language), absolutely easy to use, directly added to the QuartusII it can! ! We can share the Arab-Israeli
<侯典华> 在 2024-11-15 上传 | 大小:451kb | 下载:0

[VHDL编程VGA

说明:VGA显示的例子(VHDL语言),实现彩条显示,按键reset实现切换功能。-VGA display example (VHDL language), to achieve color display, reset button switch function to achieve.
<侯典华> 在 2024-11-15 上传 | 大小:334kb | 下载:0

[VHDL编程lunwen

说明:详细介绍了VHDL语言的功能,运用Quartus II 平台完成信号发生器的设计-Detailed VHDL language features, the use of Quartus II platform to complete the design of signal generator
<whxllw> 在 2024-11-15 上传 | 大小:346kb | 下载:0

[VHDL编程CPU16

说明:用VHDL语言开发的一个16位的具有5级流水线的CPU设计-VHDL language used to develop a 16 with five lines of the CPU design
<luanjinlong> 在 2024-11-15 上传 | 大小:408kb | 下载:0

[VHDL编程cordic

说明:verilog源代码,用于软件无线电中,cordic函数-Verilog source code for software radio, cordic function
<史兵> 在 2024-11-15 上传 | 大小:2kb | 下载:0

[VHDL编程VHDL

说明:VHDL的设计资料 可以让刚开始做设计的朋友来参考一下-VHDL design information can be designed so that just started to refer to a friend
<王惠> 在 2024-11-15 上传 | 大小:599kb | 下载:0

[VHDL编程vhdlyuyanjijin

说明:VHDL的设计例程 可以让刚开始做设计的朋友来参考一下-err
<王惠> 在 2024-11-15 上传 | 大小:165kb | 下载:0

[VHDL编程fpga

说明:Verilog HDl代码,学习一颗看一下-Verilog HDl code, learning to look at a
<魏杰> 在 2024-11-15 上传 | 大小:1.38mb | 下载:0

[VHDL编程generate

说明:实现低频率的移相信号发生器,才用DDS技术直接的合成-The realization of low-frequency shift of the Signal Generator, using DDS technology to direct the synthesis
<高天> 在 2024-11-15 上传 | 大小:1.32mb | 下载:0

[VHDL编程555

说明:键盘扫描verilog代码 -Verilog keyboard scan code
<edison> 在 2024-11-15 上传 | 大小:1kb | 下载:0

[VHDL编程alarm

说明:1.6个数码管动态扫描显示驱动 2.按键模式选择(时\分\秒)与调整控制 3.用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、动态扫描显示驱动模块、顶层模块。要求有闹钟定闹功能,时、分定闹即可,无需时、分、秒定闹。要求使用实验箱左下角的6个动态数码管(DS6 A~DS1A)显示时、分、秒;要求模式按键和调整按键信号都取自经过防抖处理后的按键跳线插孔。-1.6 Digital control of dy
<xulina> 在 2024-11-15 上传 | 大小:607kb | 下载:0

[VHDL编程top1

说明:1.6个数码管静态显示驱动 2.按键模式选择(时\分\秒)与调整控制 3.用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、显示译码模块、顶层模块。要求使用实验箱右下角的6个静态数码管(DS8C, DS7C, DS4B, DS3B, DS2B, DS1B)显示时、分、秒;要求模式按键和调整按键信号都取自经过防抖处理后的按键跳线插孔。-1.6 Digital control static display
<xulina> 在 2024-11-15 上传 | 大小:245kb | 下载:0
« 1 2 ... .62 .63 .64 .65 .66 3967.68 .69 .70 .71 .72 ... 4311 »

源码中国 www.ymcn.org