资源列表
[VHDL编程] Digital_Clock_VHDL
说明:使用VHDL开发的简易数字时钟软件,可以作为初学者熟悉定时器应用的实例程序。-Use VHDL to develop a simple digital clock software can be used as timers for beginners familiar with examples of the application process.<luoshsh> 在 2024-11-18 上传 | 大小:1.31mb | 下载:0
[VHDL编程] LPT
说明:实现开漏输出的并口,支持3.3V或5V,支持FPGA 的PS 配置功能。8位配置数据 自动移位输出,输入时钟24MHz,产生1MHz配置时钟。8位CPU数据总线接口, 11位地址总线。支持IO 的置位清除功能。-The realization of open-drain output of the parallel port, support 3.3V or 5V, support for FPGA configuration<tianrongcai> 在 2024-11-18 上传 | 大小:2kb | 下载:0
[VHDL编程] ddr_verilog_xilinx
说明:DDR_verilog_xilinx 原语-Primitive DDR_verilog_xilinx<forest> 在 2024-11-18 上传 | 大小:23kb | 下载:0