[VHDL编程] 1

说明：实现时钟功能，有计数，复位，调整时间，既秒加一功能等，添加了按键的功能。-The realization of the clock function, count, reset, adjust the time, both function-plus-one seconds, add the button functions.
<fly> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] dds

说明：本程序代码为DDS的程序代码。采用VHDL语言设计。可以直接仿真实现，-The program code of the program code for the DDS. Design using VHDL language. Simulation can be achieved,
<wujiebing> 在 2024-11-20 上传 | 大小：62kb | 下载：0

[VHDL编程] lcddriver

说明：基于FPGA的lcd的驱动程序，用VHDL语言编写-FPGA-based driver lcd with VHDL language
<ghost> 在 2024-11-20 上传 | 大小：12kb | 下载：0

[VHDL编程] OCM12864

说明：含有12864LCD 的正确使用方法，以及指令的设置-12864LCD contain the proper use of methods, as well as set up commands
<ghost> 在 2024-11-20 上传 | 大小：894kb | 下载：0

[VHDL编程] shuzizhong

说明：基于fpga数字钟系统，可以显示时钟，以及报时功能-Fpga-based digital clock system can display the clock, as well as the time function
<ghost> 在 2024-11-20 上传 | 大小：1.97mb | 下载：0

[VHDL编程] fft_rtl

说明：rtl实现的fft变换，经硬件测试其功能与altera的fftip核相近-fft transform based on rtl design
<王轶翔> 在 2024-11-20 上传 | 大小：603kb | 下载：0

[VHDL编程] esm

说明：详细介绍了三种高效状态机设计，其中还有PDF格式的说明（英文版）。-Detailed information on the status of the three high-performance design, including descr iption of PDF format (in English).
<高峰亭> 在 2024-11-20 上传 | 大小：661kb | 下载：0

[VHDL编程] VerilogHDL_IC

说明：VerilogHDL_IC设计核心技术实例详解，部分习题源码，-Examples of core technology VerilogHDL_IC detailed design, and some exercises source,
<高峰亭> 在 2024-11-20 上传 | 大小：508kb | 下载：0

[VHDL编程] FPGA_overview

说明：code for fpga is written in verilog,cardinality is a thing which is very important
<logos> 在 2024-11-20 上传 | 大小：737kb | 下载：0

[VHDL编程] CCD

说明：用TCD1501D驱动器产生CCD驱动的6个输出信号RS、CP、SP、SH以及Φ1、Φ2脉冲-Produced by CCD drive TCD1501D driven six output signal RS, CP, SP, SH, and Φ1, Φ2 pulse
<吕开华> 在 2024-11-20 上传 | 大小：147kb | 下载：0

[VHDL编程] Adder4

说明：本设计是设计了一个4位全加器的内容，是由4个一位全加器串联而成的-The design is to design a full adder 4 content, is one of four full adder in series from the
<吕开华> 在 2024-11-20 上传 | 大小：4kb | 下载：0

[VHDL编程] sevenvote

说明：本设计师一个7人表决器，用7个开关作为7个输入变量，输入变量是 1 时表示赞同，输入变量为 0 时表示不赞同。-The designer of a voting machine 7 with 7 switch 7 as input variables, input variables is a' 1 ' when agreed input variables for the' 0' that do not ag
<吕开华> 在 2024-11-20 上传 | 大小：5kb | 下载：0