[VHDL编程] bpsk

说明：基于bpsk的vhdl语言编程与性能仿真-Based on the vhdl language bpsk programming and performance simulation
<matt> 在 2024-11-20 上传 | 大小：201kb | 下载：0

[VHDL编程] qpsk

说明：基于vhdl的qpsk算法研究与性能测试-Qpsk of vhdl-based research and performance testing algorithm
<matt> 在 2024-11-20 上传 | 大小：556kb | 下载：0

[VHDL编程] clk_div

说明：VHDL语言描述，时钟分频,给定CPLD试验板系统时钟设置50M，但由于本作品的需要，我们将系统时钟经过20分频得到DS18B20所需的工作时钟，大约为1.25M。-VHDL language descr iption, the clock frequency, a given CPLD experiment board system clock set 50M, but as a result of this work, we wil
<shenqin> 在 2024-11-20 上传 | 大小：158kb | 下载：0

[VHDL编程] vhdl

说明：《数字信号处理的FPGA实现》（第二版）光盘VHDL代码-" The FPGA digital signal processing to achieve" (second edition) CD-ROM VHDL code
<王昊> 在 2024-11-20 上传 | 大小：246kb | 下载：0

[VHDL编程] verilog

说明：《数字信号处理的FPGA实现》（第二版）光盘verilog代码-" The FPGA digital signal processing to achieve" (second edition) CD-ROM code verilog
<王昊> 在 2024-11-20 上传 | 大小：323kb | 下载：0

[VHDL编程] shuzipinl1

说明：基于CPLD的数字频率计，可以根据要求设定不同的精度-CPLD-based digital frequency meter, you can set different in accordance with the requirements of precision
<Einstein> 在 2024-11-20 上传 | 大小：495kb | 下载：0

[VHDL编程] FPGA

说明：24秒倒计时设计用于专业篮球比赛有说明和一系列程序代码-24 seconds countdown designed for professional basketball game and a series of procedures has made it clear that the code
<米虫> 在 2024-11-20 上传 | 大小：9kb | 下载：0

[VHDL编程] vhdl

说明：vhdl 范例，很多程序，来源于软件内部-vhdl example
<albertfei> 在 2024-11-20 上传 | 大小：7kb | 下载：0

[VHDL编程] verilog

说明：verilog 范例，很多例子，来源于软件内部-verilog examples
<albertfei> 在 2024-11-20 上传 | 大小：4kb | 下载：0

[VHDL编程] FPGA

说明：FPGA学习资料，包括EDA实验程序，以及一些小程序，如交通灯的设计-FPGA learning materials, including the EDA experimental procedures, as well as a number of small procedures, such as the design of traffic lights
<解玉芳> 在 2024-11-20 上传 | 大小：9.03mb | 下载：0

[VHDL编程] uart.vhd

说明：this modul is serial send & resive for RS232
<rez> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] uart

说明：uart send resive module
<rez> 在 2024-11-20 上传 | 大小：1kb | 下载：0