[VHDL编程] fast-crc.tar

说明：crc-16-code for check redundancy code fast in 16 bit- in parallel and serial architecture-crc-16-code for check redundancy code fast in 16 bit- in parallel and serial architecture
<fghj> 在 2025-05-01 上传 | 大小：4.55mb | 下载：0

[VHDL编程] adder5

说明：5位全加器，与4位全加器相比较对新手来说更能深刻的理解Verilog语言。-5 bit full adder, compared with a 4 bit full adder for the novice can be more profound understanding of Verilog language.
<Tomy> 在 2025-05-01 上传 | 大小：2.68mb | 下载：0

[VHDL编程] zhuangtaiji

说明：用最简单的方法编程写成了一段经典三段式状态机-Three-state machine
<moyi> 在 2025-05-01 上传 | 大小：4.58mb | 下载：0

[VHDL编程] can1_model

说明：DSP2812 and fpga 控制 SJA1-DSP2812 and fpga control procedures SJA1000
<李兆博> 在 2025-05-01 上传 | 大小：1kb | 下载：0

[VHDL编程] amerikan

说明：This an hours Verilog-This is an hours Verilog
<fakher> 在 2025-05-01 上传 | 大小：2.46mb | 下载：1

[VHDL编程] Audio_Demo

说明：Application of audio in verilog
<fakher> 在 2025-05-01 上传 | 大小：91kb | 下载：0

[VHDL编程] audio3

说明：Code to audio in Verilog
<fakher> 在 2025-05-01 上传 | 大小：52kb | 下载：0

[VHDL编程] FIRAudio

说明：fı r_audio in verilog
<fakher> 在 2025-05-01 上传 | 大小：2.26mb | 下载：0

[VHDL编程] kaynak_kod_FPGA

说明：CODE TO CCD İ N VERİ LOG
<fakher> 在 2025-05-01 上传 | 大小：12kb | 下载：0

[VHDL编程] 1-D-DWT_verilog-code

说明：Image compression is one of the prominent topics in image processing that plays a very important role in reducing image size for real-time transmission and storage. Many of the standards recommend the use of DWT fo
<jeason> 在 2025-05-01 上传 | 大小：1.41mb | 下载：0

[VHDL编程] RSA

说明：基于FPGA的RSA加解密系统，通过FPGA验证代码为Verilog,开发板为DE2-115-RSA encryption and decryption system based on FPGA, through the FPGA verification code for the Verilog development board, DE2-115
<李刚> 在 2025-05-01 上传 | 大小：70kb | 下载：0

[VHDL编程] Twofish

说明：基于FPGA的Twofish加解密系统，通过FPGA验证代码为Verilog,开发板为DE2-115-Twofish encryption and decryption system based on FPGA, through the FPGA verification code for the Verilog development board, DE2-115
<李刚> 在 2025-05-01 上传 | 大小：43kb | 下载：0