说明:Verlog语言描述的正弦信号发生器的源代码可以方便的实现长生正弦信号-Language Verlog sinusoidal signal generator described in the source code can easily achieve the longevity of the sinusoidal signal <wuli> 在 2025-01-21 上传
| 大小:95kb | 下载:0
说明:74ls161 基于verilog语言的实现 源程序在压缩包的hdl文件夹中-74ls161 language based on the realization of verilog source package in compressed folder hdl <曹旭> 在 2025-01-21 上传
| 大小:1.15mb | 下载:0
说明:74ls283 基于verilog语言的实现 源程序在压缩包的hdl文件夹中-74ls161 language based on the realization of verilog source package in compressed folder hdl <曹旭> 在 2025-01-21 上传
| 大小:370kb | 下载:0