[VHDL编程] counter

说明：用Verilog HDL语言实现FPGA的频率等精度测量。（已经过验证）-Using Verilog HDL language, such as FPGA frequency measurement accuracy. (Has already been verified)
<double> 在 2025-01-21 上传 | 大小：2.46mb | 下载：0

[VHDL编程] 2ASK

说明：fpga很有价值的27实例，包括步进电机定位控制系统VHDL程序与仿真、ASK调制与解调VHDL程序及仿真、TLC7524接口电路程序等非常实用-WDERYY GERVGASrtgwbg rgavtv gvrfggrv gevwecgh evefrt5y3tfvgfgdg
<nbonwenli> 在 2025-01-21 上传 | 大小：684kb | 下载：0

[VHDL编程] edaVHDL

说明：数字系统与VHDL程序设计语言 非常高速硬件描述语言, 也就是一种硬件(数字电路)设计语言. 其最大特点是对电路的行为与结构进行高度抽象化规范化，并对设计进行模拟验证与综合优化，使分析和设计高度自动化。 -Digital systems with VHDL programming language very high speed hardware descr iption language, which is a hardware
<liz> 在 2025-01-21 上传 | 大小：4.59mb | 下载：0

[VHDL编程] fpgaverilog

说明：使用方法： 1.拷贝到硬盘。 2.用ISE创建项目，分别加入各个代码文件，即可。-Use: 1. Copy to your hard disk. 2. With ISE to create items to the various code files, you can.
<chao > 在 2025-01-21 上传 | 大小：121kb | 下载：0

[VHDL编程] 1

说明：VHDL语言在电路设计中的优化 vhdl语言，毛刺，状态机-VHDL language in the optimization of circuit design in vhdl language, burr, state machine
<江凯> 在 2025-01-21 上传 | 大小：402kb | 下载：0

[VHDL编程] 2

说明：FPGA设计中几个基本问题的分析及解决 多时钟系统，时钟设计，时钟歪斜，门控时钟，毛刺信号及其消除，FPGA中的延时设计，FPGA设计应注意的其它问题-FPGA design analysis of a few basic questions and solve multi-clock system, clock design, clock skew, clock gating, and the elimination of bur
<江凯> 在 2025-01-21 上传 | 大小：47kb | 下载：0

[VHDL编程] cy7c1371c_vhdl_10

说明：cy7c1371c ZBT SRAM 的仿真模型，VHDL编写。-the simulate model of cy7c1371c,VHDL language.
<Tangyao> 在 2025-01-21 上传 | 大小：7kb | 下载：0

[VHDL编程] modelsim

说明：如何安装modelsim -modelsim
<xx_super> 在 2025-01-21 上传 | 大小：3kb | 下载：0

[VHDL编程] 20080402090643447

说明：一篇关于利用VHDL语言设计的南北交通灯-VHDL language on the use of a north-south traffic light design
<answerquestions> 在 2025-01-21 上传 | 大小：3kb | 下载：0

[VHDL编程] ucGUI_3.24_NiosII_JimYang

说明：嵌入式图形界面开发(NIOSII),uc/GUI 3.24 porting for NiosII 5.1 (SED1335 Controller)-Embedded GUI development (NIOSII), uc/GUI 3.24 porting for NiosII 5.1 (SED1335 Controller)
<老苏> 在 2025-01-21 上传 | 大小：463kb | 下载：0

[VHDL编程] code

说明：modelsim下的60进制计数器源码和测试激励文件-modelsim M counter 60 under the source file and test incentives
<李凯> 在 2025-01-21 上传 | 大小：3kb | 下载：0

[VHDL编程] TheDesignofFIRFilterBasedonFPGA

说明：从分析FIR 数字滤波器的原理和设计方法入手,主要针对基于FPGA 实现数字滤波器乘法器的算法进行了比较研究,并通过一个8 阶FIR 低通滤波器的具体设计,简要分析比较了几种算法的优越性和缺点,从而充分发掘和利用FPGA 的高速特性。-From the analysis of FIR digital filter design theory and approach, mainly based on the realization of
<xxxmmmccc> 在 2025-01-21 上传 | 大小：6.08mb | 下载：0