[VHDL编程] LGFXY

说明：EP2C35F系列开发板关于简易逻辑分析仪的设计，仿真，使用外置ADC芯片-EP2C35F Series development board on simple logic analyzer design, simulation, use an external ADC chip
<陈坤> 在 2025-01-21 上传 | 大小：6.6mb | 下载：0

[VHDL编程] szxszw

说明：数字钟（4位）的显示计时现显示和带全置位功能的非常完善的时钟设计，设计层次清晰-Digital clock (4) the timing of the display and will now be displayed with full set of clock function very well designed, clear design hierarchy
<恒> 在 2025-01-21 上传 | 大小：424kb | 下载：0

[VHDL编程] uart_verilog.tar

说明：在FPGA上实验UART的verilog源码,可综合,已测试OK.-The experimental UART on FPGA verilog source
<libaizhang> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] lcd_i80_verilog.tar

说明：在FPGA上通过i80(intel 8080)接口驱动LCD的verilog源码.-In the FPGA i80 (intel 8080) interface to the LCD driver verilog source.
<libaizhang> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] Multiply8-6

说明：FPGA verilog用移位相加的方式来实现8位的乘法器-FPGA verilog With shift and add a way to achieve 8 multiplier
<李潇> 在 2025-01-21 上传 | 大小：232kb | 下载：0

[VHDL编程] LED_SCAN1

说明：FPGA 四位数码管的动态显示-数码管动态扫描模块-Dynamic FPGA four digital tube display- digital dynamic scanning module
<李潇> 在 2025-01-21 上传 | 大小：130kb | 下载：0

[VHDL编程] datapath

说明：单片机PIC16C5X的datapath代码，包括ALU,alu_mux,w_reg和各个指令的代码-The datapath PIC16C5X microcontroller code, including ALU, alu_mux, w_reg and each instruction code
<泉哥哥> 在 2025-01-21 上传 | 大小：2kb | 下载：0

[VHDL编程] MRAM2012

说明：STT-MRAM磁性存储器全部verilog代码和仿真验证代码，包括行为模块，读写模块和控制模块，已经经过验证完全正确-STT-MRAM magnetic memory all the code and simulation code, including behavior module, reader module and the control module, has been proven entirely correct
<泉哥哥> 在 2025-01-21 上传 | 大小：4kb | 下载：0

[VHDL编程] PIC10

说明：microchip公司PIC16C5X的各个模块的verilog代码，包括代码实现，英文手册和国外参考资料文献-verilog code microchip company PIC16C5X each module, including the code, and foreign reference manuals in English literature
<泉哥哥> 在 2025-01-21 上传 | 大小：3.27mb | 下载：0

[VHDL编程] barrelshifter

说明：barrel shifter of 32bit using mux2by1.It is implemented in 5stages of mux.
<srikanth> 在 2025-01-21 上传 | 大小：818kb | 下载：0

[VHDL编程] black_jack

说明：verilog编写的21点游戏，用状态机写的，A可以表示1也可以表示11.-verilog 21-point game, written by a state machine
<homeaway> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] circuit_timing

说明：verilog延时电路的不同写法，和综合能否。可对比学习-Different wording verilog delay circuit, and comprehensive ability. Comparable learning
<homeaway> 在 2025-01-21 上传 | 大小：1kb | 下载：0