资源列表

« 1 2 ... .21 .22 .23 .24 .25 3526.27 .28 .29 .30 .31 ... 4311 »

[VHDL编程Altera_FPGA_pwm

说明:基于FPGA(ALTERA公司的FPGA)PWM的测试程序。-Based on FPGA (ALTERA' s FPGA) PWM test procedures.
<王祥以> 在 2025-01-21 上传 | 大小:2kb | 下载:0

[VHDL编程Altera_FPGA_motor

说明:基于Altera的FPGA的开发板的PWM测试程序。板子是周立功的MagicSOPC的。-Altera' s FPGA-based development board of the PWM test procedure. Ligong week the board is the MagicSOPC.
<王祥以> 在 2025-01-21 上传 | 大小:1kb | 下载:0

[VHDL编程VHDL

说明:THIS FILE OR TO LEARN VHDL LANGUAGE AND EASY TO IMPLEMENT APPLICATION WITH SIMPLE EXAMPLES
<Dina> 在 2025-01-21 上传 | 大小:234kb | 下载:0

[VHDL编程CODE

说明:AHB总线下的slave ram的verilog代码-AHB bus slave ram verilog
<龙的传人> 在 2025-01-21 上传 | 大小:1kb | 下载:0

[VHDL编程data_rom

说明:正弦信号发生器,用VHDL来完成,抗干扰能力较强,-Sinusoidal signal generator, using VHDL to accomplish, a strong anti-interference ability,
<朱翔捷> 在 2025-01-21 上传 | 大小:2kb | 下载:0

[VHDL编程crack_qii90

说明:altera quartus 9 crack working
<sreejith s> 在 2025-01-21 上传 | 大小:14kb | 下载:1

[VHDL编程IDTContrl

说明:该Verilog程序提供了一种控制IDT系列Ram的读写操作程序,每次读写750个16位的数。-The Verilog program control IDT provides a series of read and write operating procedures Ram, 750 each to read and write the number 16.
<刘进> 在 2025-01-21 上传 | 大小:1kb | 下载:0

[VHDL编程HA

说明:half adder vhdl code
<mohsen> 在 2025-01-21 上传 | 大小:1kb | 下载:0

[VHDL编程FA_4

说明:Full adder 4 vhdl code
<mohsen> 在 2025-01-21 上传 | 大小:1kb | 下载:0

[VHDL编程FA_8

说明:Full adder 8 vhdl code
<mohsen> 在 2025-01-21 上传 | 大小:1kb | 下载:0

[VHDL编程FA_16

说明:Full adder 16 vhdl code
<mohsen> 在 2025-01-21 上传 | 大小:1kb | 下载:0

[VHDL编程FA_32

说明:Full adder 32 vhdl code
<mohsen> 在 2025-01-21 上传 | 大小:1kb | 下载:0
« 1 2 ... .21 .22 .23 .24 .25 3526.27 .28 .29 .30 .31 ... 4311 »

源码中国 www.ymcn.org