[VHDL编程] serial

说明：VHDL实现串口控制逻辑源代码,包括各个模块的具体实现和元件例化-Serial control logic to achieve VHDL source code, including various modules and components to achieve the specific cases of
<王超> 在 2025-02-01 上传 | 大小：526kb | 下载：0

[VHDL编程] cpu25

说明：8 bit cpu code using vhdl it performs various operations
<anshu> 在 2025-02-01 上传 | 大小：279kb | 下载：0

[VHDL编程] fir-c2h

说明：基于fpga的fir滤波器的设计 非常好，谢谢大家分享-fir filter design base on fpga it is very good
<gary> 在 2025-02-01 上传 | 大小：11kb | 下载：0

[VHDL编程] nco

说明：基于DSP builder搭建的DDS模块，可以用在数字下变频中的NCO等-Based on DSP builder to build the DDS module can be used in digital down-conversion of the NCO, etc.
<郑程> 在 2025-02-01 上传 | 大小：7kb | 下载：0

[VHDL编程] UART

说明：用VHDL编写实现的UART控制器源码，自带testbench，解压后用ISE打开工程文件即可。-Prepared with the VHDL source code to achieve the UART controller, bring their own testbench, after decompression project file can be opened with the ISE.
<陈阳> 在 2025-02-01 上传 | 大小：25kb | 下载：0

[VHDL编程] USB

说明：用VHDL编写实现的USB接口控制器源码，自带testbench，解压后用ISE打开工程文件即可。-Prepared with the VHDL source code to achieve the USB interface controller, bring their own testbench, after decompression project file can be opened with the ISE.
<陈阳> 在 2025-02-01 上传 | 大小：153kb | 下载：0

[VHDL编程] vhdl

说明：包括一个8位D触发器、一个jk触发器、一个10的计数器。适合初学者和开发人员-Including an 8-bit D flip-flop, a jk flip-flop, a 10-counter. Suitable for beginners and developers
<龚成> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] canbus

说明：用verilog编写实现的CAN总线控制器源码，自带testbench，解压后用ISE打开工程文件即可。-Prepared with the verilog source code to achieve the CAN bus controller, bring their own testbench, after decompression project file can be opened with the ISE.
<陈阳> 在 2025-02-01 上传 | 大小：1.03mb | 下载：0

[VHDL编程] c_xapp260

说明：xilinx应用指南xapp260的中文翻译版本。利用 Xilinx FPGA 和存储器接口生成器简化存储器接口。本白皮书讨论各种存储器接口控制器设计所面临的挑战和 Xilinx 的解决方案，同时也说明如何使用 Xilinx软件工具和经过硬件验证的参考设计来为您自己的应用（从低成本的 DDR SDRAM 应用到像 667 Mb/sDDR2 SDRAM 这样的更高性能接口）设计完整的存储器接口解决方案。-The use of Xilinx
<陈阳> 在 2025-02-01 上传 | 大小：1.07mb | 下载：0

[VHDL编程] c_xapp454

说明：这是xilinx应用指南xapp454的中文版本。本应用指南说明与 Micron DDR2 SDRAM 器件连接时，Spartan™ -3 器件中 DDR2 SDRAM 存储器接口的实现。本文档先简单介绍了 DDR2 SDRAM 器件的特性，然后对 DDR2 SDRAM 存储器接口的实现进行了详细说明。-This is the xilinx application note xapp454 the Chinese versio
<陈阳> 在 2025-02-01 上传 | 大小：212kb | 下载：0

[VHDL编程] c_xapp858

说明： 这是xilinx应用指南xapp858的中文版本。本应用指南介绍了用于实现高性能 DDR2 SDRAM 接口的控制器和数据采集技术。本数据采集技术使用了每一个 Virtex™ -5 I/O 都具有的输入串行器/ 解串器 (ISERDES) 和输出双倍数据速率 (ODDR) 的功能。-This is the xilinx application note xapp858 the Chinese version. This ap
<陈阳> 在 2025-02-01 上传 | 大小：437kb | 下载：0

[VHDL编程] c_xapp851

说明：这是xilinx应用指南xapp851的中文版本。本应用指南描述了在 Virtex™ -5 器件中实现的 200 MHz DDR SDRAM （JEDEC DDR400 (PC3200) 标准）控制器。本设计实现使用 IDELAY 单元调整读数据时序。读数据时序校准和调整在此控制器中完成。-This is the xilinx application note xapp851 the Chinese version. Th
<陈阳> 在 2025-02-01 上传 | 大小：399kb | 下载：1